[发明专利]一种用于版图布线的串扰优化方法及装置、可读存储介质

说明书

本发明提供了一种用于版图布线的串扰优化方法及装置、可读存储介质，包括：获取布线版图中的关键线段，所述关键线段为存在串扰故障的线段；获取每条关键线段的可移动范围，所述可移动范围为可用于放置所述关键线段，且不增加所述关键线段所在线网的总长度的可用线轨的集合；根据所述关键线段的可移动范围对所述关键线段进行线轨重布置，从而消除所述关键线段的串扰故障。本发明可提高串扰优化效率以及成功率。

技术领域

本发明涉及EDA设计技术领域，尤指一种用于版图布线的串扰优化方法及装置、可读存储介质。

背景技术

随着集成电路的设计技术和制造工艺不断向前发展，电路的集成度越来越高,时钟的工作频率越来越快，设计密度越来越大。超深亚微米工艺下,相邻信号线之间的间距只有零点几微米,这使相邻信号线之间极易由于耦合效应产生串扰(Crosstalk)。

串扰是在相邻线路之间产生的，相邻线路之一的信号改变干扰了另一条相邻线路上的信号的现象。串扰对电路有两种影响:(l)产生尖峰噪声；(2)产生额外时延。这两种影响都有可能引起电路出现逻辑功能错误。我们将引起电路逻辑功能错误的串扰影响称为串扰故障。

如何在布线阶段或之后优化相邻线路之间的串扰故障，是业界急需解决的问题。

现有布线中或布线后串扰优化方案存在以下问题：

(1)几乎所有现存的方案都只是一些小的局部调整，每次只能考虑一条线网，缺乏对多个线网的全局观量。这种调整对串扰优化效果有限。

(2)现有方案基本都是采取拔线重绕(Rip-Up and Re-Route)方式。拔线重绕方式是把存在串扰故障的线段或这种线段所在的线网整个去掉，然后重新对它们进行布线。这种方式耗时多，效率低，重布线后也不能保证成功，需要多次重复迭代，属于试错式优化方式。

发明内容

本发明的目的之一是为了克服现有技术中存在的至少一种不足，提供一种用于版图布线的串扰优化方法及装置、可读存储介质。

本发明提供的技术方案如下：

一种用于版图布线的串扰优化方法，包括：获取布线版图中的关键线段，所述关键线段为存在串扰故障的线段；获取每条关键线段的可移动范围，所述可移动范围为所述关键线段的候选线轨的集合；根据所述关键线段的可移动范围对所述关键线段进行线轨重布置，从而消除所述关键线段的串扰故障。

进一步地，所述的获取布线版图中的关键线段包括：提取布线版图中的电阻电容RC寄生参数；根据所述RC寄生参数对所述布线版图进行带串扰的静态时序分析，得到第一时序分析结果；对所述布线版图进行不带串扰的静态时序分析，得到第二时序分析结果；比较所述第一时序分析结果和所述第二时序分析结果，得到所述布线版图中的关键线段。

进一步地，采用周氏串扰时序分析方法对所述布线版图进行带串扰的静态时序分析。

进一步地，采用计算几何方法获取每条关键线段的可移动范围。

进一步地，根据所述关键线段的可移动范围对所述关键线段进行线轨重布置包括：构建所述关键线段对应的第一矩形，所述第一矩形为根据所述关键线段的可移动范围得到的最大矩形；获取所述第一矩形之间的重叠关系；根据所述重叠关系，从所述第一矩形中获取孤立的矩形；将所述孤立的矩形对应的关键线段重新布置于所述关键线段对应的串扰消除收益最大的候选线轨。

进一步地，获取所述第一矩形之间的重叠关系，包括：初始化扫描线和活跃区间；获取存在一条边与所述扫描线重叠的第一矩形，分别判断其中每个第一矩形是新加入矩形还是离开矩形；计算所有新加入矩形之间、以及新加入矩形和活跃区间之间的重叠关系，并记录所述重叠关系；将新加入矩形加入活跃区间，将离开矩形从活跃区间中剔除；按预设方向移动所述扫描线，重复上述过程，直至扫描完所有第一矩形。