[发明专利]链路单元及其制备方法、半导体封装结构

说明书

本申请提供一种链路单元及其制备方法、半导体封装结构，该链路单元包括位于所述基板上方的第一中介层；其中，所述第一中介层至少包括两条间隔设置的第一水平链路，两条所述第一水平链路分别沿相反的方向朝向所述链路单元外侧延伸；位于所述第一中介层上方的第二中介层；所述第二中介层至少包括两条分别位于所述第一水平链路两侧的第二水平链路，所述第二水平链路垂直于所述第一水平链路，且两条所述第二水平链路分别沿相反的方向朝向所述链路单元外侧延伸。该链路单元将金属链路分别设置在上下不同的膜层中，工艺复杂性降低，不仅可以减少延迟，还可以提升传输速度。且将中介层分为有源硅中介层和无源硅中介层，不仅提升了良率，还降低了成本。

技术领域

本申请涉及半导体封装技术领域，具体涉及一种链路单元及其制备方法、半导体封装结构。

背景技术

片上网络（Network on Chip，NoC）是片上系统（System on Chip，SoC）的一种新的通信方法。它是多核技术的主要组成部分。NoC方法带来了一种全新的片上通信方法，显著优于传统总线式系统（bus）的性能。传统上，NOC部署在单个芯片的裸片（die）上，但随着多芯片集成技术的发展，将多个die集成到单个基板上，为裸片集成提供平台。但与片上互连相比，粗间距基板互连只能提供有限的带宽，从而降低了效率并增加了延迟。为了解决上述问题，2.5D封装技术将NOC下移到中介层上，利用中介层集成技术，系统可以实现多die集成的良率和灵活性优势，同时保持用于连接现代SoC中模块的高性能芯片网络（NoC）结构。

但是，现有的中介层均为无源硅中介层，无源硅中介层仅含金属连接，所以中介层不包含有源半导体器件，例如路由器、中继器或FIFO队列。缺点是路由器件（Logic/gates）必须放置在小芯片中，降低了良率、提高了成本（芯片die面积非常昂贵）。且无源硅中介层上均是长链路，而对于长链路，延迟是距离的二次方关系，导致较大的延迟和较低的传输速度。另外由于无法在无源硅中介层上生成时钟且不能部署缓冲层（buffer层）以驱动低抖动时钟网络，因此很难在无源硅中介层上实现高频同步NOC。

且金属链路在无源硅中介层中位于同一膜层中，这是导致传输延迟的另一原因。

发明内容

针对上述问题，本申请提供了一种链路单元及其制备方法、半导体封装结构，解决了现有的中介层封装结构导致传输延迟、良率低和成本高的技术问题。

第一方面，本申请提供一种链路单元，包括：

基板：

位于所述基板上方的第一中介层；其中，所述第一中介层至少包括两条间隔设置的第一水平链路，两条所述第一水平链路分别沿相反的方向朝向所述链路单元外侧延伸；

位于所述第一中介层上方的第二中介层；其中，所述第二中介层至少包括两条分别位于所述第一水平链路两侧的第二水平链路，所述第二水平链路垂直于所述第一水平链路，且两条所述第二水平链路分别沿相反的方向朝向所述链路单元外侧延伸；

位于所述第二中介层上方的至少两个第一焊盘和至少两个第二焊盘；

其中，每个所述第一焊盘通过第一接触插塞分别与每条所述第一水平链路电连接，每个所述第二焊盘通过第二接触插塞分别与每条所述第二水平链路电连接。

在一些实施例中，上述链路单元中，所述第一中介层还包括：

位于所述基板上方的第一绝缘层；其中，所述第一水平链路位于所述第一绝缘层表面内；

位于所述第一绝缘层上方的第二绝缘层。

在一些实施例中，上述链路单元中，所述第一水平链路包括：

第一金属层；

位于所述第一金属层与所述第一绝缘层之间的第一晶种层。