[发明专利]一种3D NAND存储器及其制造方法

说明书

本发明提供一种3D NAND存储器及其制造方法，该方法在衬底上形成包括底部牺牲层及形成在底部牺牲层上方的交替层叠的牺牲层和绝缘层的堆叠结构，将底部牺牲层替换为源极层，并对所述源极层进行氧化处理，在源极层的表面形成第一隔离层，实现背部选择栅氧化物的功能。该方法有利于控制第一隔离层的厚度，提高第一隔离层的均匀性，从而有利于源极层的均匀反型，在存储器的读写操作中保证电子的沟道。解决了由于背部选择栅氧化物层的厚度问题带来的源极层的厚度及均匀性问题，可以实现P型阱的连续和擦除过程中空穴的补给。源极层同时在堆叠方向上形成在沟道结构中，增加了源极层与沟道层的接触面积，增强源极层与沟道层的电性连接。

本申请是申请人“长江存储科技有限责任公司”于申请日2020年04月30日提交的申请号为202010369421.7，发明名称为“一种3D NAND存储器及其制造方法”的发明专利的分案申请。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种3D NAND存储器及其制造方法。

背景技术

随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。3D存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层、96层、128层或更多层数据单元的堆叠。随着堆叠层数的增加，贯穿堆叠结构的存储结构的引出面临越来越大的挑战。

传统的实现沟道结构与衬底连通的方法通常面临外延结构均匀性以及连续性上的缺陷，或者背部选择栅氧化物的厚度难以控制的问题。在多层沟道孔工艺中还会面临堆叠结构的刻蚀难度增加的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种3D NAND存储器及其制造方法，该方法中，堆叠结构中的底部牺牲层包括第一牺牲材料层以及第二牺牲材料层，第二牺牲层上方交替形成牺牲层以及绝缘层。将所述第一牺牲材料以及第二牺牲材料层替换为源极层，并且对所述源极层进行氧化处理，在其表面形成第一隔离层。该方法可以实现P型阱的连续以及擦除过程中空穴的补给；有利于提高背部选择栅氧化物层的均匀性，有利于背部选择栅的均匀反型，并且有利于增加源极层与沟道层的电性连接。

为实现上述目的及其它相关目的，本发明提供了一种3D NAND存储器制造方法，包括以下步骤：

提供衬底，在所述衬底上形成堆叠结构，所述堆叠结构包括底部牺牲层以及交替层叠的牺牲层及绝缘层；

形成贯穿所述堆叠结构的沟道结构；

形成贯穿所述堆叠结构并暴露所述底部牺牲层的栅线缝隙；

替换所述底部牺牲层形成源极层；

在所述源极层的表面形成第一隔离层；

在所述堆叠结构的所述绝缘层之间形成栅极。

可选地，提供衬底，在所述衬底上形成堆叠结构，还包括以下步骤：

在所述衬底上形成阻挡层；

在所述阻挡层上方形成第一牺牲材料层以及第二牺牲材料层；

在所述第二牺牲材料层上方交替形成所述牺牲层及绝缘层。

可选地，替换所述底部牺牲层形成源极层之前，还包括以下步骤：

在所述栅线缝隙的侧壁及底部形成栅线间隔层；

去除所述栅线缝隙底部的栅线间隔层至暴露所述底部牺牲层。

可选地，替换所述底部牺牲层形成源极层，还包括以下步骤：

去除所述第一牺牲材料层，暴露所述阻挡层、所述第二牺牲材料层以及所述沟道结构的电荷阻挡层；