[发明专利]一种三态型量化的逐次逼近方法和逐次逼近模数转换电路

说明书

本发明涉及一种三态型量化的逐次逼近方法和逐次逼近模数转换电路，属于集成电路的ADC电路领域，该方法包括对任意的0到1之间的模拟输入信号第一次逐次逼近时，和量化线1/2做比较：若该信号大于1/2+1/2supgt;N+1/supgt;区间，则记第一次逐次逼近状态一，若该信号小于1/2‑1/2supgt;N+1/supgt;区间，则记第一次逐次逼近状态二，转下步骤；以此类推到第N次逐次逼近，若某次逐次逼近比较过程中信号在区间1/2±1/2supgt;N+1/supgt;内，为状态三，则逼近结束，信号的所在的区间已经找到。该电路由一个脉冲型时钟发生器，一个无锁存器的比较器，作为驱动器的第一和第二反相器，N组差分脉冲正反馈锁存器结构的逻辑电路以及对应N组DAC电容所组成。该方法比较的精度要求更低因此比较的时间更短，且分硬件开销极少。

技术领域

本发明属于集成电路设计中的模数转换器(ADC)电路技术领域，特别涉及逐次逼近型(SAR)ADC和流水线逐次逼近型(Pipeline-SAR)ADC的实现方法和电路。

背景技术

逐次逼近型模数转换器(SAR ADC)是当前ADC领域先进工艺下的主流基础架构。其结构诞生之初，由于其低功耗高线性度低速率的特性，主要用于一些低速(1MSPS以下)高精度低功耗场景的ADC，后续随着设计的优化逐渐发展出中速(1MSPS到100MSPS)高精度ADC。由于其性能随工艺尺寸成反比的优势，随着工艺的进步，其应用越来越广泛，在先进工艺下几乎被应用于所有场景的ADC中，而原始的逐次逼近型(SAR)ADC本身由于其速度精度限制不能满足某些场景的需求，通过设计的迭代其结构开始演化成各种以SAR为基础的混合结构，例如适用于高速(300MSPS到1GSPS)高精度低功耗转换场景的流水线SAR ADC，适用于超高速(1GSPS到10GSPS)高精度的时间交织型流水线SAR ADC和时间交织型SAR ADC，中低速超高精度(大于16bit有效位数)噪声整形SAR ADC。

逐次逼近型ADC是一种通过二分法逐次比较将连续的模拟输入映射到离散的数字输出的ADC，如图1所示，是这种方法的数学形式示意图。其数学描述为：以两位逐次逼近型ADC为例，对于任意输入为0到1之间的模拟信号，在第一次逼近时和量化线1/2做比较，若其大于1/2，则在第二次逼近时和量化线3/4比较，否者和量化线1/4比较，根据第一次和第二次的比较结果输出对应的数字码，若其大于1/2又大于3/4，则输出数字码为11，若其大于1/2又小于3/4，则输出数字码为10，若其小于1/2又大于1/4，则输出数字码为00。它是一种双态型量化的转换方法，每次量化只有两种情况，在量化线之上和在量化线之下。实现双态型逐次逼近方法的常规逐次逼近型ADC电路包括边沿型时钟发生器，带锁存器的比较器，边沿触发型数字逻辑电路和DAC电容阵列。

根据这种二分法逐次逼近的方法实现的逐次逼近型ADC有两个基础性问题，第一个问题是对于模拟输入信号，由于它是0到1之间任意的连续信号当信号离1/2，3/4，1/4这些参考量化线非常近的时候，会给比较带来非常大的麻烦，ADC的比较时间会被极大的延长，这个比较时间的上限由比较器的噪声饱和决定，而ADC的设计需要考虑所有输入信号的情况，因此这些极慢的情况会导致整个ADC的转换时间的延长。第二个问题是以一个数值的刻度线形成的双态去逐次二等分一个完整的区域不是最高效的量化方式，即N次逐次逼近只能得到1/2^N的量化精度。

发明内容

本发明的目的是为了克服已有技术的不足之处，提出一种三态型量化的逐次逼近方法和逐次逼近模数转换电路。相比于传统的双态型逐次逼近方法，本发明的三态型逐次逼近方法在每次的逐次逼近过程中，和量化参考线的比较有三种状态，在量化参考线的上下设一小段区间，在该区间之上为状态一，在该区间之下为状态二，在该区间内为状态三，该方法可放宽对比较的限制，更进一步，将量化参考线上下的一小段区间范围设置在±1/4LSB附近，量化的效率可以提高。