[发明专利]一种降低芯片位置偏移的板级封装方法在审
申请号: | 202110376809.4 | 申请日: | 2021-04-08 |
公开(公告)号: | CN113078071A | 公开(公告)日: | 2021-07-06 |
发明(设计)人: | 崔锐斌;崔成强 | 申请(专利权)人: | 广东工业大学 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/56 |
代理公司: | 佛山市海融科创知识产权代理事务所(普通合伙) 44377 | 代理人: | 陈志超 |
地址: | 510062 *** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 降低 芯片 位置 偏移 封装 方法 | ||
1.一种降低芯片位置偏移的板级封装方法,其特征在于,包括以下步骤:
S1、提供载板,于所述载板沿其厚度方向的一面设置临时键合胶层,所述临时键合胶层由多个独立的胶块组成,相邻两个所述胶块之间形成沟道;
S2、于所述沟道中填充隔离膜;
S3、于每个所述胶块上粘贴至少一个芯片;
S4、提供塑封料,将所述塑封料设置于所述胶块和所述隔离膜上进行塑封,固化后形成塑封层,所述塑封层将所述芯片包裹在内从而形成初步封装结构。
2.根据权利要求1中所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S1中,包括以下步骤:
S11、提供载板,于所述载板沿其厚度方向的一面设置感光胶层;
S12、对所述感光胶层的预设位置依次进行曝光和显影,以形成由多个独立的胶块组成的临时键合胶层,相邻两个所述胶块之间形成沟道。
3.根据权利要求1所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S1中,所述沟道的宽度范围为1~10000μm。
4.根据权利要求1所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S2中,所述隔离膜为离型膜。
5.根据权利要求1所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S4中,包括以下步骤:
S41、提供塑封料,将所述塑封料置于下模具中,对所述塑封料进行加热融化,并采用上模具对所述塑封料进行压合,以使所述塑封料填充于所述下模具中;
S42、将所述载板沿其厚度方向的另一面固定于所述上模具上,使得所述芯片朝下;
S43、压合所述下模具,使得所述塑封料覆盖于所述胶块和所述隔离膜上,固化后形成塑封层,所述塑封层将所述芯片包裹在内从而形成初步封装结构。
6.根据权利要求5所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S41之前,还包括以下步骤:
提供网板,将所述网板置于下模具中,所述网板为钢板或铜板。
7.根据权利要求1所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S4之后,还包括以下步骤:
S5、拆除所述胶块以从所述初步封装结构上卸除所述载板,并拆除所述隔离膜;
S6、于所述初步封装结构露出所述芯片的电信号连接端口的一面设置重布线层,所述重布线层与所述芯片的电信号连接端口电性连接;
S7、提供金属凸块,将所述金属凸块与所述重布线层电性连接。
8.根据权利要求7所述的降低芯片位置偏移的板级封装方法,其特征在于,在所述步骤S7之后,还包括以下步骤:
对所述初步封装进行切割,得到多个芯片封装结构单体,每个所述芯片封装结构单体包括至少一个芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东工业大学,未经广东工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110376809.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造