[发明专利]用于直接四层级单元（QLC）编程的存储系统和方法

说明书

提供一种用于直接四层级单元(QLC)编程的存储系统和方法。在一个实例中，所述存储系统的控制器配置成产生下部、中间和上部数据页的码字；使用三层级单元编程操作在所述存储系统的存储器中对所述码字进行编程；读取所述存储器中的所述下部、中间和上部数据页的所述码字的编程；产生顶部数据页的码字；以及在所述存储器中对所述码字进行编程。

背景技术

在将数据写入到具有多层级单元(MLC)配置的非易失性存储器时，此过程通常是通过以下来实现的：针对存储器中的完整字线中的所有单元将单元的每一个位存储于存储器控制器中的随机存取存储器(RAM)中，然后进行用于将电荷注入到每一多位单元中的多阶段编程过程以实现所述单元所要的经编程状态。作为此多步骤编程过程的部分，且对于多个编程步骤中的每一个，控制器中的存储器可以存储将编程于单元中的所有数据位的副本并处理数据的错误校正码(ECC)位。

附图说明

图1A是一实施例的非易失性存储系统的框图。

图1B是示出一实施例的存储模块的框图。

图1C是示出一实施例的阶层式存储系统的框图。

图2A是示出根据一实施例的示出于图1A中的非易失性存储系统的控制器的组件的框图。

图2B是示出根据一实施例的示出于图1A中的非易失性存储系统的组件的框图。

图3是与实施例一起使用的2-3-2-8格雷码映射的图式。

图4是示出一实施例的两阶段编程技术的图式。

图5是用于直接四层级单元(QLC)编程的一实施例的方法的流程图。

图6是一实施例的码字的图示。

图7是用于直接四层级单元(QLC)编程的另一实施例的方法的流程图。

图8是另一实施例的码字的图示。

图9是用于直接四层级单元(QLC)编程的又一实施例的方法的流程图。

图10是又一实施例的码字的图示。

具体实施方式

通过介绍，下方的实施例涉及一种用于直接四层级单元(QLC)编程的存储系统和方法。在一个实施例中，存储系统的控制器配置成产生下部、中间和上部数据页的码字；使用三层级单元编程操作在存储系统的存储器中对下部、中间和上部数据页的码字进行编程；验证存储器中的下部、中间和上部数据页的码字的编程；产生顶部数据页的码字；以及在存储器中对顶部数据页的码字进行编程。其它实施例是可能的，且实施例中的每一个可单独使用或一起组合使用。因此，现将参考附图描述各种实施例。

现在转向附图，适用于实施这些实施例的方面的存储系统展示在图1A到图1C中。图1A是示出根据本文中所描述的主题的实施例的非易失性存储系统100(有时在本文中称为存储装置或仅称为装置)的框图。参考图1A，非易失性存储系统100包含控制器102和非易失性存储器，所述非易失性存储器可由一个或多个非易失性存储器裸片104组成。如本文中所使用，术语“裸片”是指形成在单个半导体衬底上的非易失性存储器单元的集合和用于管理那些非易失性存储器单元的物理操作的相关联电路。控制器102与主机系统介接，且将用于读取、编程和擦除操作的命令序列传输到非易失性存储器裸片104。