[发明专利]动态存储器控制器及其使用方法在审
申请号: | 202110376144.7 | 申请日: | 2021-04-08 |
公开(公告)号: | CN113535612A | 公开(公告)日: | 2021-10-22 |
发明(设计)人: | S.R.博马纳;M.潘达 | 申请(专利权)人: | 西部数据技术公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G11C16/08;G11C16/10 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邱军 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 动态 存储器 控制器 及其 使用方法 | ||
1.一种存储器控制器,包括:
存储器接口;
主机接口;和
处理器,所述处理器被配置为从所述存储器控制器外部的存储位置读取配置文件并执行以下操作中的一者或两者:
将值从所述配置文件写入所述存储器接口中的寄存器中,以动态地配置所述存储器接口,从而与不同类型的存储器一起工作;以及
将值从所述配置文件写入所述主机接口中的寄存器中,以动态地配置所述主机接口,从而与不同类型的主机一起工作。
2.根据权利要求1所述的存储器控制器,还包括错误检测/校正模块,其中所述处理器被进一步配置为将值从所述配置文件写入所述错误校正检测/校正模块中的寄存器中,以动态地配置具有不同错误检测/校正功能的所述错误检测/校正模块。
3.根据权利要求1所述的存储器控制器,还包括时钟管理模块,其中所述处理器被进一步配置为将值从所述配置文件写入所述时钟管理模块中的寄存器中,以动态地配置生成不同时钟频率的所述时钟管理模块。
4.根据权利要求1所述的存储器控制器,其中所述存储器接口被动态地配置为通过选择多个存储器接口信道来与不同类型的存储器一起工作。
5.根据权利要求1所述的存储器控制器,其中所述处理器是专用集成电路(ASIC)的一部分,并且其中所述存储器接口和所述主机接口不是所述ASIC的一部分。
6.根据权利要求5所述的存储器控制器,其中所述ASIC还包括以下项中的一者或多者:多层矩阵(MLM)互连器;MLM互连总线接口;外围设备、调试和跟踪接口;安全和电子熔丝模块;以及一组模拟部件。
7.根据权利要求5所述的存储器控制器,还包括不是所述ASIC的一部分的第二处理器,其中所述第二处理器被配置用于与所述ASIC中的所述处理器进行负载共享。
8.在具有存储器接口、主机接口和处理器的存储器控制器中,一种方法包括:
从存储系统中的存储器读取值;以及
执行以下操作中的一者或两者:
用所述值对所述存储器接口进行编程,以使得所述存储器接口能够与选择的存储器类型一起工作;以及
用所述值对所述主机接口进行编程,以使得所述主机接口能够与选择的主机一起工作。
9.根据权利要求8所述的方法,还包括用由所述值指定的选择的时钟频率来配置所述控制器中的模拟部件。
10.根据权利要求8所述的方法,还包括在读取所述值之前:
开始启动过程;以及
对所述存储器接口进行编程以能够读取所述存储器。
11.根据权利要求10所述的方法,还包括在对所述存储器接口和/或所述主机接口进行编程之后,加载固件并完成所述启动过程。
12.根据权利要求8所述的方法,还包括使用所述控制器中的第二处理器来与所述处理器进行负载共享。
13.根据权利要求8所述的方法,还包括用所述值对错误检测/校正模块进行编程,以使得所述错误检测/校正模块能够以选择的参数操作。
14.根据权利要求8所述的方法,其中所述处理器是专用集成电路(ASIC)的一部分,并且其中所述存储器接口和所述主机接口不是所述ASIC的一部分。
15.根据权利要求8所述的方法,其中所述ASIC还包括以下项中的一者或多者:多层矩阵(MLM)互连器;MLM互连总线接口;外围设备、调试和跟踪接口;安全和电子熔丝模块;以及一组模拟部件。
16.根据权利要求8所述的方法,其中所述存储器包括三维存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西部数据技术公司,未经西部数据技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110376144.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:进行车辆自诊断的方法和控制装置
- 下一篇:适用于断层造影系统的门控方法