[发明专利]半导体器件

权利要求书

1.一种半导体器件，所述半导体器件包括：

第一逻辑单元和第二逻辑单元，所述第一逻辑单元和所述第二逻辑单元位于衬底上，其中，所述第一逻辑单元和所述第二逻辑单元均包括：

第一有源区和第二有源区，所述第一有源区和所述第二有源区在第一方向上彼此相邻；

栅电极，所述栅电极横跨所述第一有源区和所述第二有源区，并且在所述第一方向上纵长地延伸；以及

第一金属层，所述第一金属层位于所述栅电极上，

其中，所述第一金属层包括第一电力线和第二电力线，所述第一电力线和所述第二电力线在垂直于所述第一方向的第二方向上纵长地延伸，并且彼此平行，

其中，所述第一逻辑单元和所述第二逻辑单元沿着所述第一电力线和所述第二电力线在所述第二方向上彼此相邻，

其中，所述第一有源区和所述第二有源区在所述第二方向上从所述第一逻辑单元纵长地延伸到所述第二逻辑单元，

其中，所述第一逻辑单元的所述第一金属层还包括在位于所述第一电力线和所述第二电力线之间的第一线轨迹上对准的一条或更多条第一下线路，

其中，所述第二逻辑单元的所述第一金属层还包括在位于所述第一电力线和所述第二电力线之间的第二线轨迹上对准的一条或更多条第二下线路，

其中，所述第一线轨迹和所述第二线轨迹在所述第二方向上延伸，

其中，所述第一逻辑单元的第一线轨迹沿第一方向以第一节距布置，

其中，所述第二逻辑单元的第二线轨迹沿第一方向以第二节距布置，

其中，所述第一逻辑单元的至少一条所述第一线轨迹设置在所述一条或更多条第一下线路的在所述第一方向上的中心处，

其中，所述第二逻辑单元的至少一条所述第二线轨迹设置在所述一条或更多条第二下线路的在所述第一方向上的中心处，并且

其中，所述第二线轨迹在所述第一方向上分别偏离相应的第一线轨迹。

2.根据权利要求1所述的半导体器件，其中，所述第一逻辑单元和所述第二逻辑单元均还包括：

第一有源图案和第二有源图案，所述第一有源图案和所述第二有源图案分别位于所述第一有源区和所述第二有源区上；

第一源极/漏极图案和第二源极/漏极图案，所述第一源极/漏极图案和所述第二源极/漏极图案分别位于所述第一有源图案的上部上和所述第二有源图案的上部上，所述第一源极/漏极图案和所述第二源极/漏极图案分别与所述栅电极的一侧相邻；

有源接触，所述有源接触位于所述第一源极/漏极图案和所述第二源极/漏极图案上；以及

栅极接触，所述栅极接触位于所述栅电极上，

其中，所述一条或更多条第一下线路电连接到所述第一逻辑单元上的所述有源接触和所述栅极接触中的至少一者，并且

其中，所述一条或更多条第二下线路电连接到所述第二逻辑单元上的所述有源接触和所述栅极接触中的至少一者。

3.根据权利要求2所述的半导体器件，其中：

所述第一逻辑单元和所述第二逻辑单元中的每一者的所述有源接触在所述第一方向上纵长地延伸，并且将所述第一源极/漏极图案和所述第二源极/漏极图案彼此电连接，并且

所述第一逻辑单元上的所述有源接触的在所述第一方向上的长度大于所述第二逻辑单元上的所述有源接触的在所述第一方向上的长度。

4.根据权利要求2所述的半导体器件，其中，所述第一逻辑单元和所述第二逻辑单元中的每一者上的所述第一有源图案是多个第一有源图案之一，

其中，所述第一逻辑单元上的所述多个第一有源图案的数目大于所述第二逻辑单元上的所述多个第一有源图案的数目。

5.根据权利要求2所述的半导体器件，其中，所述第一逻辑单元和所述第二逻辑单元中的每一者上的所述第一有源图案包括垂直堆叠并且彼此间隔开的多个第一沟道图案，

其中，所述第一逻辑单元上的所述第一沟道图案中的最上面的第一沟道图案在所述第一方向上具有第一宽度，

其中，所述第二逻辑单元上的所述第一沟道图案中的最上面的第一沟道图案在所述第一方向上具有第二宽度，并且

其中，所述第一宽度大于所述第二宽度。