[发明专利]半导体装置的制造方法

说明书

提出一种半导体装置的制造方法。本文描述了测试垫结构及测试垫的形成方法。一种用于形成测试垫的方法，包括：形成装置元件于基板上方；沉积介电层于装置元件及基板上方；以及蚀刻开口于介电层中至第一深度。一旦形成开口，沉积导电材料于开口中，随后化学机械平坦化，以形成测试垫的第一栅格部件及面板区，第一栅格部件从面板区纵向延伸至测试垫的周边。一旦形成，可在装置元件的晶圆接受度测试(wafer acceptance test,WAT)及/或制程控制监视(process control monitoring,PCM)测试期间使用探针来接触测试垫的面板区。

技术领域

本发明实施例涉及一种半导体装置的制造方法，特别涉及一种具有测试垫的半导体装置。

背景技术

半导体装置用于各式各样的电子应用中，例如个人电脑、手机、数码相机与其他电子装置。半导体装置的制造一般是通过于半导体基板上依序沉积绝缘或介电层、导电层以及半导体层的材料，并使用微影图案化各种材料层以于其上形成电路组件与元件。

半导体工业通过不断减小最小部件尺寸来持续提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的整合密度，允许了将更多的元件整合至给定区域中。再者，随着更多元件被整合至给定区域中，可采用复杂的三维(three-dimensional,3D)整合电路(three-dimensional integrated circuit,3DIC)封装技术，以进一步提高整合密度，使得更复杂的系统也可被整合至3DIC装置中。然而，随着最小部件尺寸减小、以及随着更复杂的系统被整合至3DIC装置中，出现了额外的问题需要被解决。

发明内容

本发明实施例提供一种半导体装置的制造方法，包括：沉积介电层于基板上；蚀刻多个开口于介电层中；及沉积导电材料于所述开口中，以形成测试垫的第一栅格部件(gridfeature)及面板区，第一栅格部件从面板区纵向延伸至测试垫的周边，第一栅格部件于面板区具有第一宽度，第一宽度小于面板区在第一栅格部件的宽度。

本发明实施例提供一种半导体装置的制造方法，包括：蚀刻多个开口于基板上方的介电层中；沉积导电材料于所述开口中；及用介电层平坦化导电材料，以形成测试垫，测试垫包括框、位于框内的栅格区、以及位于栅格区的内部的探针区，栅格区包括被介电层的多个部分隔开的多个导电栅格部件。

本发明实施例提供一种半导体装置，包括：介电材料；第一测试垫，位于介电材料内，第一测试垫，包括：外框；栅格区，从外框向内延伸，栅格区包括多个导电栅格构件(gridmember)，所述导电栅格构件通过介电材料彼此分开；及面板区，位于栅格区的内部，其中所述导电栅格构件的第一个将面板区连接至外框，且其中所述导电栅格构件的第一个具有第一厚度，且面板区具有第二厚度，第一厚度小于第二厚度。

附图说明

本公开的各面向从以下详细描述中配合附图可最好地被理解。应强调的是，依据业界的标准做法，各种部件并未按照比例绘制且仅用于说明的目的。事实上，为了清楚讨论，各种部件的尺寸可任意放大或缩小。

图1A绘示出在制造半导体晶粒的中间步骤中于半导体晶圆内形成测试垫的剖面图。

图1B是根据一些实施例，绘示出图1A的测试垫的平面图。

图2绘示出在制造半导体晶粒的中间步骤中于半导体晶圆的不同金属化层内形成测试垫的剖面图。

图3是根据一实施例，绘示出另一测试垫的平面图。

图4是根据一些实施例，绘示出测试数据。

其中，附图标记说明如下：

100：半导体晶圆

101：半导体基板

103：介电层

105：第一测试垫