[发明专利]一种粗粒度动态可重构处理器及其数据处理方法

说明书

本发明涉及一种粗粒度动态可重构处理器及其数据处理方法，包括用于解析配置信息的控制单元；用于接收来自所述控制单元解析得到的配置信息的可重构控制单元；由多个片上存储块组成的片上存储池；产生所述片上存储块访存地址的无冲突地址生成器；直接存储器访问模块；以及位于所述直接存储器访问模块与存储池之间的数据分发模块。本发明通过两阶段配置、配置信息预取、第二阶段部分配置等方式，可实现下一个算子与当前算子的快速动态切换；同时，通过优化设计的可重构计算阵列、无冲突地址生成器等方式，可实现高性能、高能效的算子实现。

技术领域

本发明涉及集成电路领域，具体涉及一种粗粒度动态可重构处理器及其数据处理方法。

背景技术

传统的执行特定应用的计算芯片架构可分为通用计算和专用计算两大类。

其中通用计算的核心是指令驱动的通用处理器GPP (General PurposeProcessor)。传统的GPP采用von Neumann结构，包含存储单元、运算单元、控制单元、输入单元和输出单元。整个系统的运行动作完全由程序指令控制，故可以通过不同的指令组合来实现不同的算法，所以其具备很高的灵活性和通用性，可以降低成本。但由于指令的执行过程具体包含取指、译码、寄存器访问、访存、执行和数据写回等数个步骤，因此GPP实现算法的速度较慢（主频提升受限），不能满足当今计算复杂度高的应用对性能的需求。此外GPP还存在存储墙问题，程序指令与运算数据共用一个存储单元，存储单元与核心运算单元间采用总线连接。为了提供大容量，片外存储一般采用DRAM，DRAM的访问带宽与片内主频间的剪刀差越来越大。综上GPP已不能满足当今计算复杂度高的应用对高性能的需求。

专用计算实现方案采用专用集成电路（Application-specific integratedcircuit，ASIC）方式实现，虽然能够满足性能需求，但存在成本过高的弊端：因为其电路功能固化，缺乏灵活性，只能支持单一的功能，一旦应用场景发生变化或标准进行升级，则只能重新设计新的加速器。但是随着工艺节点的不断缩小，现代IC的CMOS工艺制造成本（掩膜板成本）不断提升，良率在不断下降。

在此背景下，可重构处理器应运而生，其采用的是一种将指令流驱动的功能灵活性和数据流驱动的高能效率结合在一起的计算方式，其在性能、功耗和功能灵活性等芯片的关键指标之间具有更好的平衡。目前在可重构研究领域中，按重构粒度主要可分为细粒度和粗粒度两种，以可进行比特级运算的查找表LUT（Look-Up Table）作为重构单元的FPGA是细粒度可重构处理器的代表，它可以提供最大程度的灵活性，但也由于其细粒度的属性导致它在运行时寄生电容和数据传输路径的长度增加，有效逻辑门的密度降低，从而增加了信号传输的延时和芯片面积，降低了运算速度。而粗粒度可重构处理架构（CGRA, CoarseGrained Reconfigurable Architecture）的出现，则弥补了上述缺陷。CGRA以16位或32位的算术逻辑运算单元ALU（Arithmetic Logic Unit）和存储单元作为重构的最小粒度。相较于FPGA，虽然灵活性上有些许下降，但可以精简重构单元间的互联结构，所以能增加信号传输带宽和运算速度，减小芯片面积。

尽管如此，现在的大多数粗粒度可重构处理器仍然存在算子抽象层级偏细，虽然带来了更大的通用性，但导致配置信息大小过大，重新配置时间过长，无法满足在一些实时性应用中动态实时配置的需求。除此之外，由于抽象层级偏细，硬件实现的优化空间有限，而这也进一步限制了当前许多粗粒度可重构处理器的性能。

发明内容

发明目的：提供一种粗粒度动态可重构处理器及其数据处理方法，以解决传统计算架构中无法同时满足领域内应用的通用性、硬件编程的灵活性和高计算性能与高能效的技术问题。

技术方案：一种粗粒度动态可重构处理器，包括：

用于解析配置信息的控制单元；

用于接收来自所述控制单元解析得到的配置信息的可重构控制单元；