[发明专利]半导体器件及其制造方法在审
申请号: | 202110348508.0 | 申请日: | 2021-03-31 |
公开(公告)号: | CN113178390A | 公开(公告)日: | 2021-07-27 |
发明(设计)人: | 李东颖;陈则安;王梓仲;陈敏璋;殷瑀彤;杨孟谦 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法,包括:
去除伪栅极结构,以在一对间隔件之间形成沟槽,其中半导体鳍暴露;
在所述间隔件的内部侧壁上形成自组装单层,所述自组装单层具有疏水表面;
在暴露的半导体鳍上形成界面层,所述界面层具有亲水表面;
在所述沟槽中沉积高k介电层,其中,位于所述界面层的所述亲水表面上的所述高k介电层的第一部分比位于所述自组装单层的所述疏水表面上的所述高k介电层的第二部分厚;以及
去除所述高k介电层的所述第二部分,而在所述界面层上留下所述高k介电层的所述第一部分。
2.根据权利要求1所述的方法,其中,去除所述高k介电层的所述第二部分减小所述界面层上的所述高k介电层的所述第一部分的厚度。
3.根据权利要求1所述的方法,还包括去除所述自组装单层以在所述高k介电层的所述第一部分的任一侧上形成间隙。
4.根据权利要求3所述的方法,其中,在去除所述高k介电层的第二部分之后,去除所述自组装单层。
5.根据权利要求3所述的方法,其中,所述界面层通过所述间隙与所述间隔件分隔开。
6.根据权利要求3所述的方法,还包括在所述高k介电层的所述第一部分上方和所述间隙中形成金属栅极结构。
7.根据权利要求1所述的方法,其中,在所述界面层的所述亲水表面上以比所述自组装单层的所述疏水表面上更快的沉积速率沉积所述高k介电层。
8.根据权利要求1所述的方法,其中,所述间隔件的所述内部侧壁是亲水的,所述半导体鳍的暴露表面是疏水的,并且所述自组装单层选择性地形成在所述间隔件的亲水的所述内部侧壁上而不形成在所述半导体鳍的所述疏水表面上。
9.一种半导体器件,包括:
鳍结构,位于衬底上方;
金属栅极结构,延伸跨过所述鳍结构;
第一间隔件和第二间隔件,分别位于所述金属栅极结构的相对侧壁上;以及
高k介电层,位于所述金属栅极结构和所述鳍结构之间,其中,所述金属栅极结构具有横向位于所述高k介电层和所述第一间隔件之间的第一部分。
10.一种制造半导体器件的方法,包括:
在衬底上方形成鳍结构,所述鳍结构包括交替堆叠的第一半导体层和第二半导体层;
在所述鳍结构上方形成牺牲栅极结构;
在所述牺牲栅极结构的任一侧上形成间隔件;
去除所述牺牲栅极结构以在所述间隔件之间形成沟槽;
从所述沟槽去除所述第一半导体层,而留下悬置于所述沟槽中的所述第二半导体层;
在所述沟槽中的所述间隔件的侧壁上形成自组装单层;
分别环绕悬置的第二半导体层形成界面层;
在所述界面层上以比在所述自组装单层上更快的沉积速率沉积高k介电层;以及
在所述高k介电层上方形成金属栅极结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110348508.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造