[发明专利]SoC芯片时钟功能验证方法及系统

权利要求书

1.一种SoC芯片时钟功能验证方法，其特征在于，包含：

从SoC芯片外部管脚中选取用于引出芯片内部待测时钟的测试管脚；

利用时钟仿真验证平台并根据芯片内时钟网络分布级数，对内部各时钟频率进行遍历，依次选择待测时钟，并通过测试管脚输出对待测时钟频率进行验证确认；

芯片内部待测时钟经过预设系数分频通过测试管脚引出，分频系数采用2ⁿ；

利用时钟仿真验证平台，根据芯片内部时钟网络分布的级数，通过设置不同层级寄存器配置对芯片内部的各时钟频率进行遍历，依次选择待测时钟；

时钟网络分布中对每一级的时钟选择与之对应的寄存器，通过对寄存器配置不同的值对应选择相应级时钟网络时钟，被选择的时钟作为时钟网络相应级的测试时钟；

利用验证平台中监测待测时钟两个相邻上升沿，获取该待测时钟的时钟周期，将时钟周期乘以预设分频系数得到预期时钟输出管脚的时钟周期，将该预期时钟输出管脚的时钟周期与实际时钟输出管脚进行对比，验证待测时钟频率是否正确；

还包含：通过设置用于待测时钟检测的参考时钟，利用该参考时钟来验证芯片时钟功能稳定性；在参考时钟产生过程中，利用性能影响参数生成非理想状态下的参考时钟来验证芯片对时钟偏差的容忍程度；性能影响参数包含但不限于：相位偏差及时钟抖动。

2.一种SoC芯片时钟功能验证系统，其特征在于，基于权利要求1所述的方法实现，包含：配置模块和验证模块，其中，

配置模块，用于从SoC芯片外部管脚中选取用于引出芯片内部待测时钟的测试管脚；

验证模块，用于利用时钟仿真验证平台并根据芯片内时钟网络分布级数，对内部各时钟频率进行遍历，依次选择待测时钟，并通过测试管脚输出对待测时钟频率进行验证确认。