[发明专利]一种三维存储器沟道孔薄膜厚度的测量方法

说明书

本申请实施例公开了一种三维存储器沟道孔薄膜厚度的测量方法，所述方法包括：提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露所述目标结构；通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；对所述TEM样品中的所述目标结构进行厚度测量。

技术领域

本申请实施例涉及半导体制造领域，尤其涉及一种三维存储器沟道孔薄膜厚度的测量方法。

背景技术

透射电子显微镜(Transmission Electron Microscope，TEM)由于其极高的分辨能力而被广泛地应用于半导体微观结构厚度的测量中。TEM特殊的照明和光学系统，可以把经电场加速的电子聚焦，再投射到极薄的样品上。这些带着样品结构和成分信息透射电子束最后通过成像系统，可以将样品的微观形貌清晰地显现出来。

目前，三维存储器中薄膜的厚度多采用聚焦离子束(Focused Ion Beam，FIB)切片后，拍摄TEM图像进行测量。然而，在使用TEM图像对目标观测物进行厚度测量时，会受到目标观测物周围的其他结构的影响，使得测量的准确度和效率进一步降低。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种三维存储器沟道孔薄膜厚度的测量方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种三维存储器沟道孔薄膜厚度的测量方法，所述方法包括：

提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；

在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；

通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露出所述目标结构；

通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；

对所述TEM样品中的所述目标结构进行厚度测量。

在一种可选的实施方式中，所述对所述TEM样品上的所述目标结构进行厚度测量，包括：

通过透射电子显微镜成像技术，获得所述目标结构的TEM图像；

对所述TEM图像上的所述目标结构进行厚度测量，以获得所述目标结构的厚度数据。

在一种可选的实施方式中，所述半导体器件结构包括位于所述半导体衬底上的堆叠结构以及贯穿所述堆叠结构的沟道孔；所述目标结构沿平行于所述半导体衬底的方向环绕所述沟道孔。

在一种可选的实施方式中，所述堆叠结构由绝缘层和栅极层交替层叠而成；所述目标结构和所述包围结构构成所述栅极层。

在一种可选的实施方式中，在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构，包括：

在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口至少暴露所述半导体器件结构中的所述栅极层。

在一种可选的实施方式中，所述TEM样品至少包括一层栅极层。

在一种可选的实施方式中，所述目标结构为氧化铝层；所述包围结构包括氮化钛层和钨层。