[发明专利]用于实现密码算法的硬件加速系统和方法

权利要求书

1.一种用于实现密码算法的硬件加速系统，其特征在于，包括硬件加速端和主机端，其中，

所述硬件加速端包括多个硬件加速模块，所述多个硬件加速模块中的各硬件加速模块由可编辑的硬件逻辑单元组合而成，用于实现预设密码算法；

所述主机端用于给上层应用程序提供应用程序接口，以经由所述应用程序接口接收待处理数据；所述主机端还用于根据当前应用场景进行算力拆分，基于算力拆分结果控制所述硬件加速端上的硬件加速模块的工作状态，并将所述待处理数据加载至所述硬件加速模块上；

所述硬件加速模块用于对所述待处理数据执行密码算法操作，得到处理结果数据，并将所述处理结果数据返回至所述主机端；

其中，所述主机端包括密码算法硬核，所述密码算法硬核包括应用程序接口上层、调度模块和应用程序接口下层，其中，

所述应用程序接口上层用于给上层应用程序提供应用程序接口，所述调度模块用于根据当前应用场景进行算力拆分，以将待处理数据经由所述应用程序接口下层加载至所述硬件加速模块上；

所述应用程序接口下层还用于接收所述硬件加速模块返回的处理结果数据，所述调度模块在确定所述应用程序接口下层接收到所述处理结果数据时，将所述处理结果数据经由所述应用程序接口上层输出给所述上层应用程序。

2.根据权利要求1所述的系统，其特征在于，所述硬件加速端包括FPGA板卡。

3.根据权利要求1所述的系统，其特征在于，所述主机端还用于根据用户需求和主机性能确定与所述硬件加速端匹配的主机参数。

4.根据权利要求3所述的系统，其特征在于，所述主机端还包括数据转发层，所述数据转发层用于接收经由所述应用程序接口下层发送的待处理数据，对所述待处理数据进行封包，得到待处理数据包，并将待处理数据包发送至硬件加速模块；

所述数据转发层还用于接收所述硬件加速模块返回的处理结果数据包，对所述处理结果数据包进行解析，得到处理结果数据，并将所述处理结果数据返回给所述应用程序接口下层。

5.根据权利要求4所述的系统，其特征在于，所述主机端还包括驱动层，所述数据转发层通过所述驱动层将所述待处理数据包发送至硬件加速模块，所述驱动层用于所述主机端的系统基础模块的驱动；

所述驱动层还用于接收所述硬件加速模块返回的处理结果数据包，并将所述处理结果数据包传输给所述数据转发层。

6.根据权利要求1所述的系统，其特征在于，所述硬件加速模块包括算子层和算法层，其中，

所述算子层包括用于实现密码算法中的数据操作的硬件逻辑电路；

所述算法层用于将所述算子层中的算子组合成用于实现目标密码算法的硬件加速模块，以对待处理数据执行目标密码算法操作，得到处理结果数据，并将所述处理结果数据返回给所述主机端。

7.根据权利要求6所述的系统，其特征在于，所述硬件加速端还包括接口层、接口协议解析层和适配层，其中，

所述接口层包括多个接口IP模块，用于接收所述主机端发送的待处理数据包；

所述接口协议解析层和所述适配层用于对接收到的待处理数据包进行解析，得到待处理数据，并将所述待处理数据传输至所述算子层和所述算法层；

所述接口协议解析层和所述适配层还用于接收所述算子层和所述算法层传输的处理结果数据，并对所述处理结果数据进行封装，得到处理结果数据包，并将所述处理结果数据包经由所述接口层返回给所述主机端。