[发明专利]一种图案化方法及半导体结构

说明书

本发明实施例提供一种图案化方法及半导体结构，方法包括以下步骤：提供一衬底，衬底包括相邻的存储区和周边电路区；在衬底上形成具有多个第一硬掩膜的图形转移层，第一硬掩膜沿第一方向延伸，且彼此间隔设置；在图形转移层上形成阻挡层；在阻挡层上形成多个沿第二方向延伸的第二硬掩膜，第二硬掩膜彼此间隔设置；第二硬掩膜位于存储区上，且在靠近周边电路区的位置具有结构缺陷；在阻挡层上形成第一缓冲层，第一缓冲层填充具有结构缺陷的第二硬掩膜，且第一缓冲层的正投影与周边电路区及部分存储区重合；以第一缓冲层和未被第一缓冲层填充的第二硬掩膜作为掩膜，图案化阻挡层和图形转移层。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种图案化方法及半导体结构。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)包含由多个存储单元(memory cell)构成的存储区(array area)，以及控制电路所在的周边电路区(peripheral area)。随着半导体器件尺寸的不断减小，为了提高器件的集成度，提出了双重图案化工艺(self-aligned-doubled patterning,SADP)。

在现有技术的双重图案化方法中，由于存储区和周边电路区的结构差异，在图形化过程中会产生不同的刻蚀负载效应，导致图案化后的关键尺寸失准，进而造成存储区在靠近周边电路区的部分产生结构缺陷。因此，如何提高工艺图案成形的精准度，是目前亟待解决的问题。

发明内容

本发明实施例的图案化方法，采用舍弃缺陷结构的技术手段，解决了相关技术中存在的问题。

本发明实施例的半导体结构，是由上述图案化方式制作而成。

本发明实施例的图案化方法，包括以下步骤：

提供一衬底，所述衬底包括相邻的存储区和周边电路区；

在所述衬底上形成具有多个第一硬掩膜的图形转移层，所述第一硬掩膜沿第一方向延伸，且彼此间隔设置；在所述图形转移层上形成阻挡层；

在所述阻挡层上形成多个沿第二方向延伸的第二硬掩膜，所述第二硬掩膜彼此间隔设置；

所述第二硬掩膜位于所述存储区上，且在靠近所述周边电路区的位置具有结构缺陷；

在所述阻挡层上形成第一缓冲层，所述第一缓冲层填充具有结构缺陷的所述第二硬掩膜，且所述第一缓冲层的正投影与所述周边电路区及部分存储区重合；

以所述第一缓冲层和未被所述第一缓冲层填充的第二硬掩膜作为掩膜，图案化所述阻挡层和所述图形转移层。

根据本发明的一些实施方式，所述第一缓冲层填充具有结构缺陷的所述第二硬掩膜的步骤，包括：

在所述阻挡层上以及相邻的所述第二硬掩膜之间填充所述第一缓冲层；

去除部分所述第一缓冲层，以露出所述第二硬掩膜中不具有结构缺陷的部分。

根据本发明的一些实施方式，所述第一缓冲层包括负光刻胶层。

根据本发明的一些实施方式，在所述阻挡层上形成多个沿第二方向延伸的第二硬掩膜的步骤，包括：

在所述阻挡层上形成多条第一掩膜条，各所述第一掩膜条沿着所述第二方向延伸且彼此间隔设置；

在各所述第一掩膜条的表面和所述阻挡层上形成隔离层；

对所述隔离层进行刻蚀工艺，以形成多个所述第二硬掩膜。

根据本发明的一些实施方式，在所述阻挡层上形成多条第一掩膜条的步骤，包括：

在所述阻挡层上形成包括由下至上依次叠置的第一介质层、第一掩膜层的第一叠层结构，所述第一叠层结构覆盖所述阻挡层；