[发明专利]系统级SoC芯片低功耗控制电路

说明书

本发明涉及一种系统级SoC芯片低功耗控制电路，旨在提供一种简单、可靠的，对基于AMBA AXI架构的SoC芯片低功耗控制电路。AXI主设备接口控制电路接收AXI主设备命令，控制各从设备是否进入低功耗模式的AXI从设备接口控制电路，根据握手机制数据传输协议将接收AXI主设备发送的低功耗控制命令和不同的功能，分别送入AXI从设备接口控制电路、时钟控制电路，AXI从设备接口控制电路接收到命令后，根据指令，向DWAXI从设备发起低功耗请求，同时等待DWAXI从设备发出的握手信号，利用DesignWare AXI IP核中低功耗接口对多个从设备、AXI总线时钟进行低功耗控制，降低SoC芯片功耗。

技术领域

本发明涉及一种主要用于基于DesignWare AXI的系统级功耗控制电路。

背景技术

SoC系统集成的IP数以摩尔定律的速度增加，带来的不仅仅是复杂度的提高，更是功耗的增加和功耗密度的飞涨，随着集成密度的提高，SoC功耗管理技术所采用的方法一直在不断增加，有些对外部电路还会产生重要影响。SoC芯片非常复杂，会有很多不同的功耗管理方法同时在工作。至少有三种方法，其复杂的功耗管理技术使得系统电源设计人员的工作日益复杂—排序问题、大负载性能以及瞬变响应等。稳压器等功率IC采取了很多措施来处理所有这些问题。几乎每一种较好的功耗管理技术都要求SoC有大量的独立电压域。任何具有多个电压域的IC都要求电源线按照一定的顺序冷启动，每次一个，或者互相跟踪。实际上，某些器件即使是突然断电时，也要求电源按照一定的顺序进行关断。芯片级的I/O功耗大约占整个系统功耗的1/4到1/2，SoC系统的某些部分可能相比其他模块有高得多的功耗，同时需要释放大量的热量，SoC之间的走线阻抗等问题有可能成为很难解决的问题。功耗不但直接影响芯片的封装形式与成本，而且过高的功耗将导致芯片温度的增加，直接决定着芯片的可靠性。此外，系统功耗的增加还将带来电迁移效应、电流密度增大、I R Drop等问题，使得芯片的稳定性进一步恶化；而这些影响反过来又会给电源、地的设计以及电路可靠性分析等诸多方面带来挑战，如果SoC的电源管理设计产生较大的负载瞬变，可能会导致非常复杂的布板，或者昂贵的其他电路板层。无论是专用集成电路ASIC、ASSP还是FPGA，其隐含的一些技巧能够有效的降低能耗。但是，这些技巧越隐含，出现不良结果的风险就越大，这些结果可能会与系统使用模型冲突，使得电源设计更加复杂，或者不可预测的失效模式等。系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC/DAC的模拟前端模块、电源提供和功耗管理模块，对于一个无线SoC还有射频前端模块、用户定义逻辑以及微电子机械模块。促进低功耗技术研究的因素有很多，概括起来主要有以下几点：电路的可靠性电路的功耗将转化为热量而释放出来，过多的热量将导致器件工作温度升高，继而严重降低系统的可靠性，导致许多问题的产生。工作温度过高将使各种制造上的轻微物理缺陷所造成的故障显现出来，如桥接故障等。同时，较高的工作温度也会使连线电阻增大，从而加大了线上延对，日寸延故障将变得更为严重。温度的提高还将导致漏电流增加；如果降低工作电压，又惊致使逻辑门延时增加，同样使时延故障变得严重。实际上，温度每提高10度，电路系统的失效率将会提高1倍，所以对于高可靠性的芯片设计，功耗是一个十分重要的设计参数，必须采取有效的低功耗设计方法加以保证。对于SoC芯片来说，功耗的优化设计方法可以分为几个级：自上而下分别为系统级、算法级、寄存器传输级、逻辑级和电路级。目前，逻辑级和电路级上的功耗优化方法研究的比较成熟，而系统级、算法级、寄存器传输级上的功耗优化技术正处于研究的热点。功耗管理可分为动态功耗管理和静态功耗管理两种，动态功耗管理是对正常工作模式的功耗进行管理，在执行一个特定操作时，电路各个模块的活动级别不同。有的需要被调用，有的就可能不会被调用；动态功耗管理的思想就是有选择地将不被调用的模块挂起，从而降低功耗。

发明内容

本发明的目的是针对现有复杂SOC芯片存在的问题，提供一种使用简单，占用资源低，可靠性高，降低成本、能实现功耗管理，易于工程应用，同时又能基于DesignWare AXI的系统级功耗控制电路。