[发明专利]半导体装置

说明书

本公开提供半导体装置的一些实施例。本公开依据一些实施例提供的半导体装置包含细长的半导体构件，细长的半导体构件沿着第一方向纵向延伸并且被隔离特征环绕。半导体装置还包含第一源极/漏极特征以及第二源极/漏极特征，前述特征位于细长半导体构件的顶部表面上方、垂直堆叠的通道构件，前述通道构件各沿着第一方向纵向延伸在第一源极/漏极特征以及第二源极/漏极特征之间、环绕在该垂直通道构件的栅极结构、设置在细长的半导体构件的底部表面之下的外延层、位于该细长半导体构件的硅化物层、以及设置在硅化物层上的导电层。

技术领域

本发明实施例涉及半导体装置，且特别涉及背向布线(Back-side routing)以及埋入式PN接面二极管。

背景技术

电子产业面临对于能够同时满足越小且越快的电子装置的需求逐渐增加，而这类的电子装置同时又需要支援大量且越来越复杂和尖端的功能。相应地，在半导体产业里的持续性的趋势是制造低成本、高效能、以及低电力的集成电路(ICs)。目前为止这些目标大部分皆由缩小半导体IC的尺寸(例如最小特征尺寸)来实现，而因此改善工艺效率和降低相关的成本。然而，这类的尺寸缩小亦提升了半导体工艺的复杂度。因此，实现半导体IC以及装置的持续进展需要的是与半导体工艺和技术的类似的进步。

为了改善栅极控制，通过增加栅极栅极-通道耦接、减少关闭(OFF)状态电流，以及减少短通道效应(SCEs)，多栅极装置(例如鳍式场效晶体管(FinFETs)以及多桥通道(multi-bridge-channel；MBC)晶体管(也可称为栅极全环(gate-all-around；GAA)晶体管，环绕栅晶体管(surrounding gate transistor；SGT)，纳米片晶体管或者纳米线晶体管))已被引入。多栅极装置的三维结构使得此类装置能够更激进地缩小尺寸并且还能保持栅极控制以及减免短通道效应。然而，即使有了多栅极装置，激进的缩小IC的尺寸也带来了密集间距的(densely spaced)栅极结构以及源极/漏极接点的结果。这些密集的栅极结构以及源极/漏极接点对于仅在基板上的一面形成布线产生挑战。一些现有的技术提出将部分的布线特征移到该基板的背面/背向。虽然这些现有技术所制成的结构大致上足够使用在所需的用途上，但并不在所有的面向上都能完全满足。

发明内容

本公开依据一些实施例提供一种半导体装置。半导体结构包含：细长的半导体构件、第一源极/漏极特征以及第二源极/漏极特征、多个通道构件、栅极结构、硅化物层、以及导电层。细长的半导体构件沿着第一方向纵向延伸并且被隔离特征环绕。细长的半导体构件包含顶部表面以及相对的底部表面。第一源极/漏极特征以及第二源极/漏极特征位于细长的半导体构件的底部表面上方。多个通道构件垂直地堆叠且该等通道构件各沿着第一方向纵向延伸在第一源极/漏极特征以及第二源极/漏极特征之间。栅极结构环绕垂直通道构件的每一者。硅化物层位于该细长的半导体构件下方。导电层设置在硅化物层上。

本公开实施例亦公开另一种半导体装置。半导体装置包含：井区、第一源极/漏极特征以及第二源极/漏极特征、多个通道构件、栅极结构、外延层、硅化物层、以及导电层。井区沿着一方向纵向延伸且设置在隔离特征上。第一源极/漏极特征以及第二源极/漏极特征位于井区上。多个通道构件垂直地堆叠且通道构件各沿着第一方向纵向延伸在第一源极/漏极特征以及第二源极/漏极特征之间。栅极结构环绕通道构件的每一者。外延层位于井区下方。硅化物层位于外延层下方并且接触外延层。导电层位于硅化物层下方并且接触硅化物层。