[发明专利]半导体装置

权利要求书

1.一种半导体装置，用以保护一内部电路，其特征在于，包括：

一晶体管，包括一栅极端、一源极端、一漏极端以及一基极端，其中所述源极端耦接至所述内部电路，所述漏极端耦接至一输入/输出焊垫，所述基极端耦接至一接地端；以及

一静电放电保护装置，耦接于所述输入/输出焊垫以及所述接地端之间，其中当所述输入/输出焊垫接收到一静电放电电流时，所述静电放电保护装置将所述静电放电电流排除至所述接地端；

其中，所述晶体管包括：

一半导体基板，具有一第一导电型；

一第一井区，具有一第二导电型，且形成于所述半导体基板中；

一第二井区，具有所述第二导电型，且形成于所述第一井区中；

一第三井区，具有所述第一导电型，形成于所述半导体基板中且与所述第一井区相互连接；以及

一第四井区，具有所述第一导电型，形成于所述第一井区中，且位于所述第二井区以及所述第三井区之间；

一第一顶掺杂区，具有所述第一导电型，形成于所述第一井区中且位于所述第二井区以及所述第四井区之间，其中所述第一顶掺杂区是与所述第二井区相互连接；

一第二顶掺杂区，具有所述第一导电型，形成于所述第四井区中；

一第一掺杂区，具有所述第一导电型，形成于所述第二顶掺杂区中，其中所述第一掺杂区形成所述栅极端；

一第三掺杂区，具有所述第二导电型，形成于所述第二井区中，其中所述第三掺杂区形成所述漏极端；

一第四掺杂区，具有所述第二导电型，形成于所述第一井区中且位于所述第三井区以及所述第四井区之间，其中所述第四掺杂区形成所述源极端；以及

一第五掺杂区，具有所述第一导电型，形成于所述第三井区中，其中所述第五掺杂区形成所述基极端。

2.根据权利要求1所述的半导体装置，其特征在于，所述静电放电保护装置包括：

一第五井区，具有所述第一导电型，形成于所述半导体基板中且与所述第一井区相邻；

一第三顶掺杂区，具有所述第一导电型，形成于所述第一井区中且位于所述第二井区以及所述第五井区之间，其中所述第三顶掺杂区是与所述第二井区相互连接；

一第六掺杂区，具有所述第二导电型，形成于所述第二井区中；

一第七掺杂区，具有所述第一导电型，形成于所述第五井区中；

一第八掺杂区，具有所述第二导电型，形成于所述第五井区中，且位于所述第一井区以及所述第七掺杂区之间；

一第一栅极结构，形成于所述第三顶掺杂区之上，其中所述第六掺杂区以及所述第一栅极结构耦接至所述输入/输出焊垫；以及

一第二栅极结构，形成于所述第一井区以及所述第五井区之上，且位于所述第三顶掺杂区以及所述第八掺杂区之间，其中所述第二栅极结构、所述第七掺杂区以及所述第八掺杂区是耦接至所述接地端。

3.根据权利要求2所述的半导体装置，其特征在于，所述静电放电保护装置是为一静电放电保护晶体管。

4.根据权利要求2所述的半导体装置，其特征在于，所述静电放电保护装置更包括：

一第九掺杂区，具有所述第一导电型，形成于所述第一井区中，且与所述第六掺杂区相互连接，其中所述第九掺杂区是耦接至所述输入/输出焊垫，其中所述晶体管之所述栅极端是为一浮接状态。

5.根据权利要求2所述的半导体装置，其特征在于，所述晶体管更包括：

一第二掺杂区，具有所述第二导电型，形成于所述第二顶掺杂区中，且与所述第一掺杂区相互连接。

6.根据权利要求5所述的半导体装置，其特征在于，所述第一掺杂区是位于所述第二掺杂区以及所述第三掺杂区之间。

7.根据权利要求5所述的半导体装置，其特征在于，所述第二掺杂区是位于所述第一掺杂区以及所述第三掺杂区之间。

8.根据权利要求5所述的半导体装置，其特征在于，所述栅极端是耦接至所述接地端。