[发明专利]超低相位噪声时钟缓冲器

说明书

本发明涉及集成电路技术领域，具体是涉及一种超低相位噪声时钟缓冲器。本发明的超低相位噪声时钟缓冲器，包括耦合电容、第一倒相器、第一信号选择器、整形驱动电路和信号通道组；耦合电容用于对输入信号进行耦合；第一倒相器包括PMOS管和NMOS管，构成第一倒相器的PMOS管和NMOS管的沟道长度不低于特征尺寸的5倍；整形驱动电路用于对输入信号进行整形，并增强驱动能力；信号通道组包括若干组信号通道，信号通道用于产生经缓冲放大后的输出时钟信号。本发明通过对整体的结构和缓冲器的单元结构进行设计，能够将相位噪声降低到‑100dBc/Hz以下，甚至‑120dBc/Hz以下。

技术领域

本发明涉及集成电路技术领域，具体是涉及一种超低相位噪声时钟缓冲器。

背景技术

具有wifi和定位功能的设备中，需要用到高精度的同步时钟。高精度的晶振自身没有驱动能力，需要通过时钟缓冲器将时钟信号进行缓冲增加驱动能力。而时钟信号在缓冲过程中，会产生相位噪声，从而给设备提供的时钟精度出现偏差。目前的技术一般通过锁相环来构成，但是该方案实现的相位噪声在-60dBc/Hz左右，相位噪声降仍然较高。

发明内容

本发明要解决的技术问题是提供一种超低相位噪声时钟缓冲器，使其能够将相位噪声降低到-100dBc/Hz以下，甚至-120dBc/Hz以下。

为解决上述技术问题，本发明的超低相位噪声时钟缓冲器，包括耦合电容、第一倒相器、第一信号选择器、整形驱动电路和信号通道组；耦合电容用于对输入信号进行耦合；第一倒相器包括PMOS管和NMOS管，构成第一倒相器的PMOS管和NMOS管的沟道长度不低于特征尺寸的5倍；整形驱动电路用于对输入信号进行整形，并增强驱动能力；信号通道组包括若干组信号通道，信号通道用于产生经缓冲放大后的输出时钟信号。

耦合电容的第一端连接于时钟信号输入端，耦合电容的第二端分别连接于第一倒相器的输入端和第一信号选择器的输出端；第一倒相器的输出端分别连接于整形驱动电路的输入端和第一信号选择器的第一输入端，第一信号选择器的选择信号输入端输入使能信号，第一信号选择器的第二输入端输入第零参考信号；当电路处于正常工作状态，即使能信号有效时，通过第一信号选择器使第一倒相器的输入端和输出端相连；当电路处于关闭状态，第一倒相器的输入端输入第零参考信号，第零参考信号只能为高电平或者地；整形驱动电路的输出端连接于信号通道组的信号输入端，输出时钟信号从信号通道组的若干信号通道的输出端输出。

优选的，每组信号通道包括第四倒相器、第二信号选择器和缓冲器；第四倒相器的输入端连接于信号通道组的输入端，第四倒相器的输出端连接于第二信号选择器的第一输入端，第二信号选择器的输出端连接于缓冲器的输入端，第二信号选择器的选择信号输入端输入输出选择信号，第二信号选择器的第二输入端输入第一参考信号，输出时钟信号从缓冲器的输出端输出。

优选的，缓冲器包括至少一个缓冲单元，缓冲单元包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻和第二电阻；缓冲单元信号输入端分别连接于第一PMOS管的G极、第二PMOS管的G极、第一NMOS管的G极和第二NMOS管的G极；缓冲单元电压输入端分别连接于第一PMOS管的S极、第二PMOS管的S极和第三PMOS管的S极，第二高电平信号从缓冲单元电压输入端输入；第一PMOS管的D极连接于第一电阻的第一端；第一NMOS管的D极分别连接于第一电阻的第二端和第三NMOS管的G极，第一NMOS管的S极接地；第二PMOS管的D极分别连接于第三PMOS管的G极和第二电阻的第一端；第二NMOS管的D极连接于第二电阻的第二端，第二NMOS管的S极接地；第三NMOS管的S极接地；缓冲单元信号输出端分别连接于第三PMOS管的D极和第三NMOS管的D极。

优选的，第三PMOS管为推挽结构的PMOS驱动管，第三NMOS管为推挽结构的NMOS驱动管。

优选的，第二高电平信号的电压值等于整体供电电压的电压值。