[发明专利]一种三维存储器及其制备方法

说明书

一种三维存储器的制备方法，包括：在衬底上设置包括多个阶梯台阶的叠层结构；形成覆盖每个阶梯台阶顶面和侧壁的缓冲层；去除覆盖每个阶梯台阶侧壁的缓冲层，并在阶梯台阶上方形成介质层；以及去除栅极牺牲层，并去除每个阶梯台阶顶面的缓冲层；在去除栅极牺牲层所形成的空间内填充导电材料以形成栅极层；以及在去除缓冲层所形成的空间填充导电材料以形成浮动接触结构。一种三维存储器，包括：衬底；具有多个阶梯台阶的叠层结构；浮动接触结构，位于每个阶梯台阶的顶面，并通过将形成在阶梯台阶顶面的缓冲层置换为导电材料而形成；以及介质层，位于阶梯台阶和浮动接触结构上方，其中，浮动接触结构与上一阶梯台阶的侧壁之间由介质层间隔开。

技术领域

本公开涉及半导体器件领域，更具体地，涉及一种三维存储器及其制备方法。

背景技术

一般来说，三维存储器包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，其中，通过位于叠层结构的阶梯区域的接触部以实现外部电路与栅极的电连接。在三维存储器的实际制备过程中，为了实现接触部与堆叠结构中的栅极层之间的电连接，需要在覆盖叠层结构的介质层中蚀刻形成显露出阶梯区域的各栅极层顶面的接触孔，然后在接触孔中填充导电材料以形成接触部。

然而，随着三维存储器集成程度的提高以及堆叠层数的增加，接触孔的深度日益加深，因而在形成接触孔的过程中极易造成栅极层击穿。在这种情况下，在接触孔中填充用于形成接触部的导电材料之后，会导致不同栅极层之间的短接(即不同层之间的字线桥接)，从而引发存储器的失效。

因此，需要一种三维存储器及其制备方法，有效地改善字线桥接问题，从而提高三维存储器的电性能或良率。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。

发明内容

为了解决或部分解决现有技术中存在的上述问题中，本公开的一方面提供了一种三维存储器的制备方法，所述方法可包括：在衬底上设置包括多个阶梯台阶的叠层结构，每个阶梯台阶包括栅极牺牲层和层间绝缘层，栅极牺牲层的上表面的至少一部分暴露；形成覆盖每个阶梯台阶顶面和侧壁的缓冲层；去除覆盖每个阶梯台阶侧壁的缓冲层，并在阶梯台阶上方形成介质层；以及去除栅极牺牲层，并去除每个所述阶梯台阶顶面的缓冲层；在去除栅极牺牲层所形成的空间内填充导电材料以形成栅极层；以及在去除缓冲层所形成的空间填充导电材料以形成浮动接触结构。

在本公开的一个实施方式中，介质层可填充去除侧壁的缓冲层所形成的空间，并可为叠层结构提供平坦的上表面。

在本公开的一个实施方式中，在衬底上设置包括多个阶梯台阶的叠层结构可包括：在衬底上方交替堆叠栅极牺牲层和层间绝缘层以形成叠层结构；将栅极牺牲层和层间绝缘层形成为具有多个阶梯台阶的阶梯形式，每个所述阶梯台阶的顶面分别暴露出相应的层间绝缘层的至少一部分；以及去除层间绝缘层的暴露的部分，以暴露出下方的栅极牺牲层的至少一部分。

在本公开的一个实施方式中，去除层间绝缘层的暴露的部分可包括：采用干法刻蚀工艺去除暴露的部分。

在本公开的一个实施方式中，缓冲层的材料可以为多晶硅，并且栅极牺牲层的材料可以为氮化硅。

在本公开的一个实施方式中，可以以磷酸作为刻蚀剂，采用湿法刻蚀工艺去除每个栅极牺牲层。

在本公开的一个实施方式中，可以以四甲基氢氧化铵(TMAH)作为刻蚀剂，采用湿法刻蚀工艺去除每个阶梯台阶顶面的缓冲层。

在本公开的一个实施方式中，还可包括：形成贯穿所述介质层并延伸至所述浮动接触结构的接触孔，并在所述接触孔填充导电材料形成接触部。

在本公开的一个实施方式中，还可包括：形成贯穿所述介质层和所述叠层结构并延伸至所述衬底的虚拟沟道孔，并在所述虚拟沟道孔填充绝缘材料形成虚拟沟道结构。