[发明专利]一种多个不同形式负电阻的串联及并联方式在审
申请号: | 202110321620.5 | 申请日: | 2021-03-25 |
公开(公告)号: | CN113098409A | 公开(公告)日: | 2021-07-09 |
发明(设计)人: | 夏双;张晓春 | 申请(专利权)人: | 中国矿业大学 |
主分类号: | H03F1/56 | 分类号: | H03F1/56 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 221116*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 不同 形式 电阻 串联 并联 方式 | ||
本发明公开了一种多个不同形式的负电阻的串联及并联方法。在满足每个运算放大器工作在线性电压工作区,且运算放大器的输出电流不超过所使用的运算放大器最大输出电流的前提下,按照本发明所述方法可使多个不同形式的负电阻在串联或者并联时表现出和正电阻相同的串联或者并联特性,即串联时负电阻总阻值为单个负电阻阻值的简单相加,并联时负电阻总阻值的倒数等于各支路负电阻阻值倒数之和。该方法可使负电阻在串联或并联时,串联或并联负电阻的种类不再局限在同一种,同时串并联的数量可以是多个。该方法着重描述了多个负电阻在串并联时的接地端位置和负电阻的连接顺序。该方法在电路设计和工程实践中有一定的参考价值,可以用于电路设计。
技术领域
本发明涉及电路设计领域,特指两种基于运算放大器的负电阻串并联方法。可用于电路设计领域。
背景技术
经典电路理论介绍了两种负电阻的构成方法,两种方法均基于运算放大器构建,二者区别在于连接的运算放大器的极性不同,但是二者均可等效地视电阻阻值为“负数”。该类电子元器件抵消一部分普通电阻,同时在电路设计邻域亦有广泛的用途。
目前已有学者研究了相同构建方法构建的负电阻的串联及并联方式,但是尚不明确不同形式负电阻的串联及并联方式。为使不同的构建方法构建的负电阻可以串并联,同时使多个不同形式负电阻在串联或者并联时可以表现出普通电阻串联或者并联的特性,该类方法需继续探究。
发明内容
针对多个多种负电阻的串并联,本发明提供了解决此问题的方法,本发明提供的方法可以使多个多种负电阻在串联或者并联时呈现与普通电阻一样的串并联特性。
为实现上述目的,本发明采取以下技术方案:
(1)图1所示为经典电路理论介绍的两种负电阻的构建形式,所使用的运算放大器的极性有所不同。运算放大器上方只有一个电阻,对应的外接接口标记为“1”;运算放大器下方只有两个电阻,对应的外接接口标记为“2”;且去除负电阻的接地端重新封装成如图2所示模块,此处用同一封装代替两类负电阻,“?”表示任意类型负电阻。
(2)负电阻与负电阻串联或者并联时,应遵循相同标号的端口相连接的原则。即“1”与“1”连接在一起,“2”与“2”连接在一起。
(3)在多个不同形式的负电阻层次块串联中,仅一处接地。串联的负电阻数量按奇数和偶数不同,接地端位置亦不同;
(4)不同形式负电阻串联个数为奇数时,接地端可在外接电源端口的任一处,如图3所示,灰色方框即为可接地点;
(5)不同形式负电阻串联个数为偶数时,接地端可在任意一处,如图4所示,灰色方框即为可接地点;
(6)多个不同形式负电阻串联完成后,“1”端接外部高电势点,“2”接低电势点。
(7)多个不同形式负电阻并联时,“1”端统一接高电势点,“2”接低电势点。
(8)本发明特指在不同形式负电阻的串联或者并联过程中,并不区分负电阻的构建形式,也不区分不同形式负电阻在串联或者并联时的位置或排序,这些因素并不影响串联或者并联效果,但两类负电阻在串并联时均应实际存在。
附图说明
图1为基于运算放大器的负电阻的两种电路形式示意图
图2为基于运算放大器的负电阻的去除接地端的等效替代模块示意图
图3为奇数个负电阻等效替代模块的串联示意图
图4为偶数个负电阻等效替代模块的串联示意图
图5为负电阻等效替代模块的并联示意图
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定发明的范围。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国矿业大学,未经中国矿业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110321620.5/2.html,转载请声明来源钻瓜专利网。