[发明专利]应用于Zeta电位测量的超长通道数光电信号采集装置和方法有效
| 申请号: | 202110320000.X | 申请日: | 2021-03-25 |
| 公开(公告)号: | CN113125328B | 公开(公告)日: | 2023-05-30 |
| 发明(设计)人: | 邱健;梅政;韩鹏;彭力;骆开庆;刘冬梅 | 申请(专利权)人: | 华南师范大学 |
| 主分类号: | G01N15/10 | 分类号: | G01N15/10;G01N21/47;G01N27/447 |
| 代理公司: | 广州骏思知识产权代理有限公司 44425 | 代理人: | 张金龙 |
| 地址: | 510006 广东省广州市番禺区*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 应用于 zeta 电位 测量 超长 通道 光电 信号 采集 装置 方法 | ||
1.一种应用于Zeta电位测量的超长通道数光电信号采集装置,其特征在于:
包括信号采集电路和超长通道光电信号采集存储模块,所述超长通道光电信号采集存储模块包括地址控制器和存储控制器;
所述信号采集电路用于采集散射光信号,得到光子计数值,并将所述光子计数值发送至所述存储控制器,以及发送使能信号至所述地址控制器和所述存储控制器;
所述地址控制器用于产生基地址和移位地址,并用于在接收到所述使能信号后,在第一个时钟周期控制所述基地址自加一,以及控制所述移位地址等于所述基地址,并在随后的每个时钟周期内控制所述移位地址自加一,直至所述移位地址自加一等于所述基地址;所述地址控制器还用于将所述基地址作为写地址和将所述移位地址作为读地址发送给所述存储控制器;
所述存储控制器用于在接收到所述使能信号后,在当前时钟周期将所述光子计数值写入所述写地址所对应的内存地址,并在每个时钟周期内,将所述读地址对应的所述内存地址中的数据输出;
其中,所述存储控制器为PFGA芯片。
2.根据权利要求1所述的一种应用于Zeta电位测量的超长通道数光电信号采集装置,其特征在于:
所述地址控制器包括状态机、基地址寄存器、移位地址寄存器、地址选择器、第一加法器和第二加法器;
所述状态机包括数据第一状态输出端、第二状态输出端、第三状态输出端、使能信号输入端、基地址输入端、移位地址输入端;
所述基地址寄存器包括第一使能端、第一数据输入端和第一数据输出端,所述第一使能端与所述状态机的所述第一状态输出端、所述第二状态输出端、所述第三状态输出端连接;所述第一数据输出端与所述状态机的所述基地址输入端连接;
所述第一加法器包括第二数据输入端和第二数据输出端,所述第二数据输入端与所述第一数据输出端连接,所述第二数据输出端与所述第一数据输入端连接;
所述地址选择器包括状态信号输入端、基地址数据输入端、第一加法器数据输入端、第二加法器数据输入端和移位地址数据输出端;所述状态信号输入端与所述状态机的所述第一状态输出端、所述第二状态输出端、所述第三状态输出端连接;所述基地址数据输入端与所述基地址寄存器的所述第一数据输出端连接;所述第一加法器数据输入端与所述第一加法器的所述第二数据输出端连接;
所述移位地址寄存器包括第三数据输入端和第三数据输出端,所述第三数据输入端与所述地址选择器的所述移位地址数据输出端连接;
所述第二加法器包括第四数据输入端和第四数据输出端,所述第四数据输入端与所述移位地址寄存器的所述第三数据输出端连接,所述第四数据输出端与所述地址选择器的所述第二加法器数据输入端和所述状态机的所述移位地址输入端连接;
当所述状态机接收到所述使能信号后,所述状态机从第二状态输出端输出第二状态信号至所述基地址寄存器的所述使能端和所述地址选择器的所述状态信号输入端,在下一个时钟周期内,所述第二状态信号使得所述地址选择器选择所述第一加法器的输出地址作为所述移位地址寄存器的输入地址,所述基地址寄存器中的地址更新为所述第一加法器的输出地址;
在随后的每个时钟周期内,所述状态机从第三状态输出端输出第三状态信号至所述基地址寄存器的所述使能端和所述地址选择器的所述状态信号输入端,使得所述基地址寄存器保持现有的输出状态,以及使得所述地址选择器选择第二加法器的输出地址作为所述移位地址寄存器的输入地址,直至所述移位地址自加一等于所述基地址。
3.根据权利要求2所述的一种应用于Zeta电位测量的超长通道数光电信号采集装置,其特征在于:
当所述移位地址自加一等于所述基地址,所述状态机从所述第一状态输出端输出第一状态信号至所述地址选择器的所述状态信号输入端,使得所述地址选择器选择所述基地址寄存器的所述第一数据输出端作为所述移位地址寄存器的输入地址。
4.根据权利要求2或3所述的一种应用于Zeta电位测量的超长通道数光电信号采集装置,其特征在于:
所述PFGA芯片的整个存储区分为M个RAM,每个RAM都可以存储bits的数据;
其中,M为存储数据位宽,N为基地址和移位地址位宽,M和N均为正整数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华南师范大学,未经华南师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110320000.X/1.html,转载请声明来源钻瓜专利网。





