[发明专利]一种调频陀螺李萨如调制及自校正测试系统

权利要求书

1.一种调频陀螺李萨如调制及自校正测试系统，其特征在于，包括FDC电路、ADC电路、IQ解调电路、相干解调电路、调相器、锁相环电路、自动增益控制电路、数控振荡器、乘法器、加法器、误差控制电路、DAC电路、低通滤波器以及电气接口；

其中，FDC电路有两个，分别为第一FDC电路和第二FDC电路；

ADC电路有两个，分别为第一ADC电路和第二ADC电路；

IQ解调电路有两个，分别为第一IQ解调电路以及第二IQ解调电路；

相干解调电路以及调相器分别有一个；

锁相环电路有两个，分别为第一锁相环电路以及第二锁相环电路；

自动增益控制电路有两个，分别为第一自动增益控制电路和第二自动增益控制电路；

数控振荡器有两个，分别为第一数控振荡器和第二数控振荡器；

乘法器有两个，分别为第一乘法器和第二乘法器；加法器有一个；

误差控制电路有两个，分别为第一误差控制电路和第二误差控制电路；

DAC电路有两个，分别为第一DAC电路和第二DAC电路；

低通滤波器有三个，分别为第一低通滤波器、第二低通滤波器以及第三低通滤波器；

电气接口有六个，分别为第一、第二、第三、第四、第五以及第六电气接口；

第一FDC电路的输入端以及第一ADC电路的输入端均与第六电气接口相连，第二FDC电路的输入端以及第二ADC电路的输入端均与第五电气接口相连；

第一ADC电路的输出端与第一IQ解调电路的输入端相连；第一IQ解调电路的输出端分别与第一锁相环电路和第一自动增益控制电路的输入端相连；

第二ADC电路的输出端与第二IQ解调电路的输入端相连；第二IQ解调电路的输出端分别与第二锁相环电路和第二自动增益控制电路的输入端相连；

第一锁相环电路和第一自动增益控制电路的输出端均与第一数控振荡器的输入端相连；

第二锁相环电路和第二自动增益控制电路的输出端均与第二数控振荡器的输入端相连；

第一数控振荡器的输出端与第一乘法器的输入端、第二乘法器的输入端、第一误差控制电路的输入端以及第一DAC电路的输入端连接；

第一误差控制电路、第一DAC电路的输出端分别与第四电气接口、第一电气接口相连；

第二数控振荡器的输出端与第一乘法器的输入端、第二乘法器的输入端、第二误差控制电路的输入端以及第二DAC电路的输入端连接；

第二误差控制电路、第二DAC电路的输出端分别与第三电气接口、第二电气接口相连；

第一乘法器的输出端依次与第一低通滤波器、调相器的一个输入端相连；第二乘法器的输出端依次与第二低通滤波器、调相器的另一个输入端相连；

调相器的输出端与相干解调电路的输入端相连；第一FDC电路和第二FDC电路的输出端分别连接至加法器的输入端，加法器的输出端与相干解调电路的输入端相连；

相干解调电路输出端与第三低通滤波器相连，第三低通滤波器连接有速率信号输出接口。

2.根据权利要求1所述的调频陀螺李萨如调制及自校正测试系统，其特征在于，

所述调频陀螺包括第一驱动输入电极、第二驱动输入电极、第一调谐输入电极、第二调谐输入电极、第一感应输出电极以及第二感应输出电极；

第一驱动输入电极与第一电气接口相连，第二驱动输入电极与第二电气接口相连；

第一调谐输入电极与第四电气接口相连，第二调谐输入电极与第三电气接口相连；

第一感应输出电极与第六电气接口相连，第二感应输出电极与第五电气接口相连。

3.根据权利要求2所述的调频陀螺李萨如调制及自校正测试系统，其特征在于，

所述调频陀螺采用MEMS陀螺等效电路，其包括第一振动模态电路、第二振动模态电路以及位于第一振动模态电路与第二振动模态电路之间的耦合电路；

第一振动模态电路包括依次串联连接的第一电阻、第一电容以及第一电感；

第二振动模态电路包括依次串联连接的第二电阻、第二电容以及第二电感；

耦合电路包括运算放大器、互感器、VGA以及电位器；

运算放大器有六个，分别为第一、第二、第三、第四、第五以及第六运算放大器；

互感器有十六个，分别为第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五以及第十六互感器；

VGA有两个，分别为第一VGA和第二VGA；

电位器有八个，分别为第一、第二、第三、第四、第五、第六、第七以及第八电位器；

第一互感器的输入端连接第一驱动输入电极，输出端串联接入第一振动模态电路；

第二互感器的输入端连接第二驱动输入电极，输出端串联接入第二振动模态电路；

第一运算放大器的正相、反相输入端分别连接到第一电容的一个端部，输出端连接至第十二互感器的输入端；第十二互感器的输出端串联接入第二振动模态电路；

第六运算放大器的正相、反相输入端分别连接到第二电容的一个端部，输出端连接至第六互感器的输入端；第六互感器的输出端串联接入第一振动模态电路；

第五互感器的输入端串联接入第一振动模态电路，输出端分别与第二运算放大器的正相、反相输入端相连；第二运算放大器的输出端连接至第十一互感器的输入端；

第十一互感器的输出端串联接入第二振动模态电路；

第十三互感器的输入端串联接入第二振动模态电路，输出端分别与第五运算放大器的正相、反相输入端相连；第五运算放大器的输出端连接至第四互感器的输入端相连，

第四互感器的输出端串联接入第一振动模态电路；

第七互感器的输入端串联接入第一振动模态电路，输出端分别与第三运算放大器的正相、反相输入端相连；第三运算放大器的输出端依次与第一VGA、第十互感器的输入端相连；

第十互感器的输出端串联接入第二振动模态电路；

第十五互感器的输入端串联接入第二振动模态电路，输出端分别与第四运算放大器的正相、反相输入端相连；第四运算放大器的输出端依次与第二VGA、第三互感器的输入端相连；

第三互感器的输出端串联接入第一振动模态电路；

第一电位器的一端与第一运算放大器的正相输入端相连，另一端接地；

第二电位器连接在第一运算放大器的负相输入端与第一运算放大器的输出端之间；

第三电位器连接在第二运算放大器的负相输入端与第二运算放大器的输出端之间；

第四电位器连接在第三运算放大器的负相输入端与第三运算放大器的输出端之间；

第五电位器的一端与第六运算放大器的正相输入端连接，另一端接地；

第六电位器连接在第六运算放大器的负相输入端与第六运算放大器的输出端之间；

第七电位器连接在第五运算放大器的负相输入端与第五运算放大器的输出端之间；

第八电位器连接在第四运算放大器的负相输入端与第四运算放大器的输出端之间；

第八互感器的输入端连接第一调谐输入电极，输出端串联接入第一振动模态电路；第十四互感器的输入端连接第二调谐输入电极，输出端串联接入第二振动模态电路；

第九互感器的输入端串联接入第一振动模态电路，输出端连接第一感应输出电极；第十六互感器的输入端串联接入第二振动模态电路，输出端连接第二感应输出电极。