[发明专利]芯片老化测试电路和芯片老化测试系统

说明书

本申请公开一种芯片老化测试电路，包括电源模块、处理模块以及与处理模块电连接的至少一测试模块，处理模块具有测试信号接口组和用于连接上位机的信号输出接口；测试模块包括一用于放置待测芯片的芯片测试座，芯片测试座的供电输入引脚电连接电源模块，芯片测试座的信号输出引脚与测试信号接口组的一测试信号引脚对应电连接，输出芯片测试座上的待测芯片的芯片测试信号至处理模块；处理模块对测试信号接口组接收到的各个芯片测试座输出的芯片测试信号分别进行分析，并将分析得出的测试结果从信号输出接口发送给上位机。本申请还公开一种芯片老化测试系统。本申请提升了芯片测试的效率和准确率。

技术领域

本申请涉及芯片测试技术领域，特别涉及一种芯片老化测试电路和芯片老化测试系统。

背景技术

由于EMMC芯片存在新增坏块的问题，所以EMMC芯片在出厂前需要进行老化测试。目前，EMMC芯片的老化测试方式为：在一块老化板上装置多个金属socket，给主板上电之后开始跑老化，通过人工目测LED灯的闪烁来判定芯片测试的pass和fail。采用这类主板的测试方式，测试效率低下，并且容易发生误判，影响测试的准确率。

发明内容

本申请提供一种芯片老化测试电路和芯片老化测试系统，提升了芯片老化测试的效率和准确率。

本申请提出一种芯片老化测试电路，包括电源模块、处理模块以及与所述处理模块电连接的至少一测试模块，所述处理模块具有测试信号接口组和用于连接上位机的信号输出接口；

所述测试模块包括一用于放置待测芯片的芯片测试座，所述芯片测试座的供电输入引脚电连接所述电源模块，所述芯片测试座的信号输出引脚与所述测试信号接口组的一测试信号引脚对应电连接，输出所述芯片测试座上的待测芯片的芯片测试信号至所述处理模块；

所述处理模块对所述测试信号接口组接收到的各个所述芯片测试座输出的芯片测试信号分别进行分析，并将分析得出的测试结果从所述信号输出接口发送给所述上位机。

优选地，所述测试模块还包括一开关单元，所述处理模块还具有检测信号接口组和开关使能接口组；

所述开关单元的输入端电连接所述电源模块，所述开关单元的输出端电连接所述芯片测试座的供电输入引脚，所述开关单元的使能端与所述开关使能接口组的一开关使能引脚对应电连接；所述芯片测试座具有一用于反馈所述待测芯片放置状态的放置状态引脚，所述放置状态引脚与所述检测信号接口组的一检测信号引脚对应电连接；

所述处理模块分别根据每个芯片测试座的放置状态引脚反馈的电平信号，控制每个芯片测试座连接的开关单元的通断。

优选地，所述芯片测试座的放置状态引脚上拉高电平；所述芯片测试座在所述待测芯片放置正确时，其放置状态引脚的电位被所述待测芯片拉低，所述处理模块根据所述芯片测试座的放置状态引脚反馈的低电平，输出第一电平信号至对应的开关单元的使能端，使对应的开关单元导通；所述芯片测试座在所述待测芯片放反时，其放置状态引脚维持高电平，所述处理模块根据所述芯片测试座的放置状态引脚反馈的高电平，输出第二电平信号至对应的开关单元的使能端，使对应的开关单元断开；所述第一电平信号与所述第二电平信号电位相反。

优选地，所述测试模块还包括第一缓冲器和第二缓冲器，所述放置状态引脚经所述第一缓冲器电连接所述检测信号引脚，所述信号输出引脚经所述第二缓冲器电连接所述测试信号引脚。

优选地，所述处理模块还具有缓冲使能接口组，所述第一缓冲器的使能端与所述缓冲使能接口组的一缓冲使能引脚对应电连接。

优选地，所述测试模块还包括一降压单元，所述开关单元的输出端经所述降压单元电连接所述芯片测试座的供电输入引脚；所述降压单元将所述开关单元的输出端输出的电压进行降压后，输出至所述芯片测试座的供电输入引脚，为所述芯片测试座上放置的待测芯片供电。