[发明专利]传感系统、相关装置及工作时钟信号的获取方法

说明书

本申请公开了一种传感系统、相关装置及工作时钟信号的获取方法，该传感系统包括至少一个芯片级联支路，在芯片级联支路中，各传感芯片的时钟整合电路对接收的工作时钟信号进行整合，以获得稳定且相对高频的待分频时钟信号，再由分频电路对待分频时钟信号进行分频处理以获得下一级传感芯片所需的工作时钟信号，在该级联结构中，时钟源仅需满足第一级传感芯片的驱动需求即可，其他的传感芯片所需的工作时钟信号均由上一级传感芯片提供，解决了芯片级联支路中串接的传感芯片的数量受限于时钟源的驱动能力的问题，扩宽了传感系统的适用性。

技术领域

本申请涉及传感技术领域，更具体地说，涉及一种传感系统、相关装置及工作时钟信号的获取方法。

背景技术

在传感芯片设计中，从集成度上考虑，由于无法在单颗芯片中集成太多的接收通道和发射通道，所以有时候无法满足一些高要求应用场景对于角度分辨率和探测距离的要求，此时通常需要将多个传感芯片通过级联的方式联合使用。

但目前多个传感芯片(例如雷达芯片等)在通过级联方式联合使用时，受限于时钟源的驱动能力的限制，可级联的传感芯片的数量有限，使得级联后的传感系统的适用性仍然较差。

发明内容

为解决上述技术问题，本申请提供了一种传感系统、相关装置及工作时钟信号的获取方法，以解决传感芯片的级联数量受时钟源驱动能力限制的问题。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种传感系统，包括：

至少一个芯片级联支路，所述芯片级联支路包括N个依次串接的传感芯片，N大于等于2；

所述传感芯片包括时钟整合电路和分频电路，所述时钟整合电路用于接收工作时钟信号，对所述工作时钟信号进行整合处理后获得待分频时钟信号；

所述分频电路用于接收所述待分频时钟信号，将所述待分频时钟信号进行分频处理后获得下一级传感芯片的工作时钟信号；

第一级所述传感芯片的时钟整合电路接收的工作时钟信号包括外界输入的工作时钟信号，第i级所述传感芯片的时钟整合电路接收的工作时钟信号为第i-1级所述传感芯片的分频电路输出的工作时钟信号，i大于2。

可选的，所述芯片级联支路中的传感芯片种类相同；

在所述传感芯片中，所述分频电路输出的工作时钟信号与所述时钟整合电路接收的工作时钟信号为同源时钟信号。

可选的，所述芯片级联支路中至少包括两类传感芯片。

可选的，在所述芯片级联支路中，第j级传感芯片的数量大于或等于1个。

可选的，各所述传感芯片的时钟整合电路输出的待分频时钟信号相同或不同。

可选的，所述时钟整合电路包括锁相环。

可选的，所述锁相环用于接收所述工作时钟信号，对所述工作时钟信号进行处理后产生四相时钟信号，将四相时钟信号中与所述工作时钟信号相位相同的一相时钟信号作为所述待分频时钟信号，将其他三相时钟信号作为备用时钟信号。

可选的，所述分频电路具体用于，将所述待分频时钟信号从1到M连续分频以获得多个不同频率的备用时钟，根据下一级传感芯片所需的时钟信号频率，从多个所述备用时钟中确定所述分频电路输出的工作时钟信号；M为大于1的整数。

可选的，所述芯片级联支路包括的N个传感芯片中包括一个主传感芯片和至少一个从传感芯片。

可选的，所述主传感芯片还用于接收使能信号，根据所述使能信号产生控制信号，将所述控制信号通过数据通道向下一级从传感芯片传输；