[发明专利]半导体器件的形成方法及半导体器件

说明书

本发明涉及一种半导体器件的形成方法及半导体器件。所述半导体器件的形成方法包括如下步骤：提供基底，所述基底包括衬底以及位于所述衬底上方的阵列区域，所述阵列区域包括第一半导体结构以及覆盖于所述第一半导体结构表面的第一介质层；于所述第一介质层中形成暴露所述第一半导体结构的凹槽，所述凹槽沿平行于所述衬底表面的方向贯穿所述第一介质层；填充导电材料于所述凹槽内，形成阵列接触线。本发明中的阵列接触线不仅可以增大工艺窗口，简化制程难度，而且还能够降低所述阵列区域内部的导通电阻。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法及半导体器件。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体器件，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着半导体尺寸的微缩，DRAM等半导体器件中位于通孔内的连接插塞的电阻对半导体器件工作电流的影响也越来越大。DRAM等半导体器件通常包括阵列区域以及位于所述阵列区域外部的外围区域，所述阵列区域和所述外围区域均需要通过通孔插塞与外部电信号连接。但是，由于阵列区域和外围区域覆盖层厚度的差异，导致半导体制程工艺的难度增大。而且，在阵列区域采用通孔插塞连接外部电信号的方式，会增大阵列区域的接触电阻，影响DRAM等半导体器件的电性能。

因此，如何降低半导体器件内部的接触电阻，提高半导体器件的电学性能，同时简化半导体器件的制程工艺，是当前亟待解决的技术问题。

发明内容

本发明提供一种半导体器件的形成方法及半导体器件，用于解决现有的半导体器件内部接触电阻较大的问题，以提高半导体器件的电学性能，并简化半导体器件的制程工艺。

为了解决上述问题，本发明提供了一种半导体器件的形成方法，包括如下步骤：

提供基底，所述基底包括衬底以及位于所述衬底上方的阵列区域，所述阵列区域包括第一半导体结构以及覆盖于所述第一半导体结构表面的第一介质层；

于所述第一介质层中形成暴露所述第一半导体结构的凹槽，所述凹槽沿平行于所述衬底表面的方向贯穿所述第一介质层；

填充导电材料于所述凹槽内，形成阵列接触线。

可选的，所述衬底上方还包括位于所述阵列区域外部的外围区域，所述外围区域包括第二半导体结构以及覆盖于所述第二半导体结构表面的第二介质层；于所述第一介质层中形成暴露所述第一半导体结构的凹槽的步骤具体包括：

于所述第一介质层中形成暴露所述第一半导体结构的凹槽、并同时于所述第二介质层中形成暴露所述第二半导体结构的通孔。

可选的，所述凹槽的宽度大于所述通孔的宽度。

可选的，所述凹槽沿平行于所述衬底表面、且垂直于所述外围区域指向所述阵列区域的方向贯穿所述第一介质层。

可选的，于所述第一介质层中形成暴露所述第一半导体结构的凹槽的具体步骤包括：

于所述第一介质层中形成多条暴露所述第一半导体结构的凹槽，且多条所述凹槽沿所述外围区域指向所述阵列区域的方向平行排布，相邻所述凹槽之间具有间隙。

可选的，填充导电材料于所述凹槽内的具体步骤包括：

同时填充导电材料于所述凹槽和所述通孔内，于所述凹槽内形成所述阵列接触线、并同时于所述通孔内形成外围接触插塞。

可选的，填充导电材料于所述凹槽内的具体步骤包括：