[发明专利]硅-氮化镓复合衬底、复合器件及制备方法

说明书

本发明提供一种硅‑氮化镓复合衬底、复合器件及制备方法，硅‑氮化镓复合衬底包括硅基底、浅沟槽隔离结构、III‑N族外延结构及第二硅层；硅基底包括第一硅层；浅沟槽隔离结构位于硅基底上且贯穿第一硅层；III‑N族外延结构位于第一硅层的表面包括GaN沟道层及AlGaN势垒层且位于浅沟槽隔离结构的外侧；第二硅层位于第一硅层的表面且位于浅沟槽隔离结构的内侧。本发明可在同一平面集成硅基及氮化镓基的复合衬底，进一步可制备共平面集成硅‑氮化镓复合器件，从而在晶圆制造阶段实现硅器件和氮化镓器件共平面、小间距片上互联，解决不同材料器件互联的寄生效应问题，且可节省占板面积，提高集成度及集成器件的性能。

技术领域

本发明属于半导体技术领域，涉及一种硅-氮化镓复合衬底、复合器件及制备方法。

背景技术

作为第三代半导体材料的代表，氮化镓(GaN)具有如宽带隙、优越的抗辐噪性、高雪崩击穿电场、良好的热传导率以及强场下高电子漂移速率等众多优良特性，被广泛应用于如激光、LED、微波、射频等领域中。

现有电力半导体市场以硅的功率器件为主，在过去的20年里，硅功率器件每隔10年提高5～6倍的电力密度，但是其电力密度已经接近理论极限，很难再进一步的提高性能。相比硅或砷化镓，GaN半导体由于其带隙宽、优良的热稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能，以及相比于硅电力半导体，GaN电力半导体还有低温抵抗特性，从而GaN电力半导体可以减少电力半导体引起的电力转换损失，做到电力系统、电力损耗最少化等优点。

目前GaN器件主要以分立器件为主，GaN集成电路具有明显优势，但由于GaN材料不可以通过离子注入或者扩散的方式随意的定义p型区域或n型区域，因而限制了GaN集成电路的发展。目前主流是采用器件级联的方法，即通过外接打线互联或倒装植球互联的方式将硅基金属氧化物场效应晶体管器件(Si MOSFET)与GaN器件进行互连，但这种封装互联的方法，会引入额外寄生，降低整个集成器件的性能，还增加系统集成面积。

因此，提供一种硅-氮化镓复合衬底、复合器件及制备方法，尤其是在高频、高速GaN集成电路领域，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅-氮化镓复合衬底、复合器件及制备方法，用于解决现有技术中难以制备GaN集成电路的问题。

为实现上述目的及其他相关目的，本发明提供一种硅-氮化镓复合衬底的制备方法，包括以下步骤：

提供硅基底，所述硅基底包括第一硅层；

于所述第一硅层的表面形成III-N族外延结构，所述III-N族外延结构包括GaN沟道层及AlGaN势垒层；

形成覆盖所述III-N族外延结构的第一硬掩膜层，并图形化所述第一硬掩膜层；

刻蚀所述III-N族外延结构，形成显露所述第一硅层的凹槽；

于所述凹槽中形成隔离侧墙，所述隔离侧墙覆盖所述III-N族外延结构的侧壁；

形成第二硅层，所述第二硅层填充所述凹槽；

显露所述第一硬掩膜层；

去除所述第一硬掩膜层，形成第二硬掩膜层，并图形化所述第二硬掩膜层；

去除所述隔离侧墙，形成浅沟槽；

形成浅沟槽隔离结构，所述浅沟槽隔离结构填充所述浅沟槽，且所述浅沟槽隔离结构贯穿所述第一硅层；

显露所述第二硬掩膜层。

可选地，通过CMP工艺，使得所述第二硅层的表面与所述浅沟槽隔离结构的表面齐平。