[发明专利]CRC错误警示同步

说明书

本公开涉及CRC错误警示同步。一种存储器装置包含循环冗余检查CRC电路，所述CRC电路经配置以指示在从主机装置到所述存储器装置的数据发射中是否已检测到错误。所述CRC电路包含同步计数器，所述同步计数器经配置以使计数与系统时钟同步且发射所述计数。所述CRC电路还包含脉冲宽度控制电路，所述脉冲宽度控制电路经配置以从所述同步计数器接收所述经同步计数且至少部分地基于所述经同步计数产生脉冲宽度控制。此外，所述CRC电路包含同步电路，所述同步电路经配置以接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。

技术领域

本公开的实施例大体上涉及半导体装置的领域。更具体地，本公开的实施例涉及存储器装置中的循环冗余检查(CRC)警示的同步。

背景技术

存储器装置可使用写入命令将数据写入到存储器装置。通常，循环冗余校验(CRC)是动态随机存取存储器(DRAM)存储器装置中的特征。CRC是用以检测原始数据的意外改变的错误检测码。换句话说，CRC可能够检测在发射期间将在写入命令中写入的数据的改变。当写入数据与由主机装置/控制器提供的校验和位之间存在失配时，错误(即，CRC错误)已发生。响应于CRC错误，存储器装置可将警示信号驱动到由用于存储器装置的规范界定的时钟循环数的值(例如，“0”)。举例来说，时钟循环数可在双数据速率类型5(DDR5)动态随机存取存储器(DRAM)装置上的12-20个时钟循环和双数据速率类型4(DDR4)DRAM装置上的6-10个时钟循环之间。此外，警示信号保持到所述值的最大持续时间可用以在许多背靠背CRC错误的情况下防止保持太久。因此，存储器装置可针对CRC错误的一些发生跳过驱动警示。然而，存储器装置和主机装置应当协调/预测在第一CRC错误之后存储器装置何时将跳过或驱动警示。当未正确地协调或预测被跳过/驱动的警示时，设计验证自动化过程可能降级，验证时间增加，和/或可能抑制主机装置与存储器装置之间的一般协调。

本公开的实施例可针对于上文所阐述的一或多个问题。

发明内容

在一个方面中，本公开涉及一种存储器装置，其包括：循环冗余检查(CRC)电路，其经配置以指示在从主机装置到所述存储器装置的数据发射中是否已检测到错误，其中所述CRC电路包括：同步计数器，其经配置以使计数与系统时钟同步且发射所述计数；脉冲宽度控制电路，其经配置以从所述同步计数器接收所述经同步计数且至少部分地基于所述经同步计数产生脉冲宽度控制；以及同步电路，其经配置以接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。

在另一方面中，本公开涉及一种循环冗余检查(CRC)电路，其包括：CRC检测电路，其经配置以产生CRC错误信号以指示在从主机装置到存储器装置的数据发射中是否已检测到错误，其中所述CRC电路包括：同步计数器，其经配置以使所述CRC错误信号的脉冲与系统时钟同步，基于CRC错误信号的所述脉冲和所述系统时钟产生本地时钟，且发射所述本地时钟的计数器的位；脉冲宽度控制电路，其经配置以从所述同步计数器接收所述位和本地时钟，且至少部分地基于所述位和所述本地时钟产生脉冲宽度控制；以及同步电路，其经配置以接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。

在又一方面中，本公开涉及一种方法，其包括：使用CRC检测电路，检测从主机装置接收的数据中的CRC错误；基于所述CRC错误的所述检测产生CRC错误信号；使用同步计数器来使所述CRC错误信号的脉冲与系统时钟同步以基于CRC错误信号的所述脉冲和所述系统时钟产生本地时钟；使用脉冲宽度控制电路来接收所述本地时钟的计数器的位且从所述同步计数器接收所述本地时钟；使用所述脉冲宽度控制电路，至少部分地基于所述位和所述本地时钟产生脉冲宽度控制；以及使用同步电路来接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。

附图说明

图1是根据本公开的实施例的说明具有循环冗余检查(CRC)电路的存储器装置的某些特征的简化框图；

图2是根据本公开的实施例的具有CRC检测电路和CRC警示电路的图1的存储器装置的CRC电路的框图；