[发明专利]三维存储器件及其制造方法

说明书

本申请提供了一种三维存储器件及其制造方法。该三维存储器件包括：衬底，包括台阶区；堆叠结构，设置于衬底上，包括交替堆叠的栅极层和绝缘层，所述堆叠结构位于所述台阶区的部分包括多个台阶，所述台阶对应一个所述栅极层；绝缘介质层，覆盖所述多个台阶；多个虚拟沟道结构，所述虚拟沟道结构贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分，所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；以及多个导电柱，所述导电柱贯穿所述绝缘介质层，且与对应所述台阶的所述栅极层电连接。

技术领域

本申请涉及半导体领域，更具体的，涉及一种三维存储器件和一种制造三维存储器件的方法。

背景技术

三维存储器件的存储容量很大，但人们依旧追求更高的存储容量。其中一个方法是增加三维存储器件的堆叠层数。随着堆叠层数的增加，堆叠厚度变厚，使得制造三维存储器件时会出现一些问题。

例如图1和图2所示的三维存储器件10的台阶区设置有大量的虚拟沟道结构14和导电柱15。这些虚拟沟道结构14和导电柱15按设计的位置排布。

在制造三维存储器件10的过程中，需要在台阶区(ss区)蚀刻出虚拟沟道孔，继而在虚拟沟道孔中形成虚拟沟道结构14。虚拟沟道孔通常需要贯穿台阶结构12中对应位置的台阶并延伸至衬底11。然而台阶区中尤其是底部的台阶相对于蚀刻工艺时的顶面过深，在中部和底部可能发生孔变形弯曲的现象，因此虚拟沟道孔底部的形态较难保持。

在制造三维存储器件10的过程中，还需要在台阶区(ss区)蚀刻出导电通道孔。同样是由于底部的台阶相对于蚀刻工艺时的顶面过深，这样深度的蚀刻使得导电通道孔的底部形貌很难保持。在通过蚀刻工艺蚀刻台阶之上堆叠的氧化硅材料的绝缘介质层13以形成导电通道孔时，由于存在上文所述的孔变形问题，因此极易蚀刻到导电通道孔附近的虚拟沟道结构14。如此会在虚拟沟道结构14中蚀刻出一条延伸穿透绝缘层131而至下一层栅极层141的漏电通道。在形成导电柱时，会在漏电通道中形成漏电桥，使得两层栅极层(121和141)之间短路。

为解决这一问题，通常采用的一个方法是将虚拟沟道孔之间的距离加大并使虚拟沟道孔与导电通道孔之间的距离加大，然而这会降低虚拟沟道结构的支撑作用，甚至可能造成栅极替换工序时发生坍塌。

发明内容

本申请的实施例提供了一种三维存储器件，该三维存储器件包括：衬底，包括台阶区；堆叠结构，设置于衬底上，包括交替堆叠的栅极层和绝缘层，所述堆叠结构位于所述台阶区的部分包括多个台阶，所述台阶对应一个所述栅极层；绝缘介质层，覆盖所述多个台阶；多个虚拟沟道结构，所述虚拟沟道结构贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分，所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；以及多个导电柱，所述导电柱贯穿所述绝缘介质层，且与对应所述台阶的所述栅极层电连接。

在一个实施方式中，所述绝缘介质层相对于所述保护层具有大于 10的蚀刻选择比。

在一个实施方式中，每个所述导电柱与相邻的所述虚拟沟道结构的保护层接触。

在一个实施方式中，在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的一半以上。

在一个实施方式中，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的60％至80％。

在一个实施方式中，至少一个所述虚拟沟道结构包括彼此间隔设置的多个子虚拟沟道结构，每一所述子虚拟沟道结构包括所述保护层；在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱位于所述多个子虚拟沟道结构之间的间隔区域。

在一个实施方式中，所述子虚拟沟道结构在垂直于所述堆叠结构的堆叠方向的平面内的投影具有凹字形、三角形或四边形。