[发明专利]一种基于雪崩光电二极管阵列的读出电路和光电探测器

权利要求书

1.一种基于雪崩光电二极管阵列的读出电路，其特征在于，所述读出电路包括：高压隔离单元、淬灭复位单元、电压比较单元、锁存单元和逻辑单元，所述逻辑单元包括多路输入信号；

所述高压隔离单元接收所述雪崩光电二极管阵列中雪崩光电二极管产生的电流，输出至所述淬灭复位单元；

所述淬灭复位单元接收所述电流，输出至所述电压比较单元；

所述电压比较单元将所述电流转换为对应的光子电压值，并比较所述光子电压值与参考电压值的大小关系，以产生第一信号，所述第一信号作为所述锁存单元的输入信号；

所述锁存单元对所述第一信号进行变化、锁存，得到第二信号，所述第二信号作为所述逻辑单元其中一路输入信号；

所述逻辑单元对所述第二信号以及其它路输入信号进行逻辑运算得到第三信号和第四信号，所述第三信号输出至所述淬灭复位单元和计数器，所述第四信号输出至所述淬灭复位单元；

其中，所述淬灭复位单元接收所述第三信号，对所述雪崩光电二极管进行淬灭；

所述淬灭复位单元接收所述第四信号，对所述光子电压值进行复位；

所述计数器结合所述第三信号和所述逻辑单元其它路输入信号中的帧频信号，得到计数结果；

所述淬灭复位单元包括：PMOS管、第一NMOS管和第二NMOS管；

所述PMOS管的漏极、所述第一NMOS管的漏极分别与所述高压隔离单元连接；

所述PMOS管的源极接收淬灭电压；

所述PMOS管的栅极与所述第一NMOS管的栅极、所述逻辑单元分别连接；

所述第一NMOS管的栅极与所述逻辑单元连接；

所述第一NMOS管的源极与所述第二NMOS管的漏极、所述电压比较单元分别连接；

所述第二NMSO管的栅极与所述逻辑单元连接；

所述第二NMSO管的源极接地；

所述电压比较单元包括：可调电阻和比较器；

所述可调电阻的一端与所述第一NMOS管的源极、所述第二NMOS管的漏极、所述比较器的第一输入端分别连接；

所述可调电阻的另一端接地；

所述比较器的第二输入端接收所述参考电压值；

所述比较器的输出端与所述锁存单元连接，所述比较器的输出端输出所述第一信号；

所述锁存单元包括：D触发器、第一或非门、第二或非门和非门；

所述D触发器的第一输入端与所述比较器的输出端、所述第一或非门的第一输入端分别连接；

所述D触发器的第二输入端接收上电检测信号；

所述D触发器的输出端与所述第一或非门的第二输入端连接；

所述第一或非门的第三输入端与所述第二或非门的输出端连接；

所述第一或非门的输出端与所述第二或非门的第一输入端、所述逻辑单元分别连接，所述第一或非门的输出端输出所述第二信号；

所述第二或非门的第二输入端与所述非门的输出端连接；

所述非门的输入端与所述逻辑单元连接；

所述逻辑单元包括：第一与门、第二与门、或门和第三或非门；

所述第一与门的第一输入端接收所述帧频信号，所述帧频信号的上升沿表征光子的发射时刻；

所述第一与门的第二输入端与所述第一或非门的输出端、所述第二或非门的第一输入端、所述第二与门的第一输入端分别连接；

所述第一与门的输出端与所述或门的第一输入端连接；

所述第二与门的第二输入端与所述非门的输入端连接，所述第二与门的第二输入端接收延迟信号；

所述第二与门的输出端与所述第三或非门的第二输入端连接；

所述第三或非门的第一输入端、所述或门的第二输出端均接收检测开关控制信号；

所述或门的输出端输出所述第三信号；

所述第三或非门的输出端输出所述第四信号。

2.根据权利要求1所述的读出电路，其特征在于，所述高压隔离单元包括：耐高压管；所述耐高压管一端与所述雪崩光电二极管的阴极连接，所述耐高压管的另一端与所述PMOS管的漏极、所述第一NMOS管的漏极分别连接。