[发明专利]半导体结构及其形成方法

说明书

半导体结构包括：源极部件；漏极部件；一个或多个沟道层，连接源极部件与漏极部件；以及栅极结构，在源极部件与漏极部件之间。该栅极结构与一个或多个沟道层中的每一个接合。该半导体结构还包括：第一源极硅化物部件，在源极部件上方；源极接触件，在第一源极硅化物部件上方；第二源极硅化物部件，在源极部件下方；通孔，在第二源极硅化物部件下方；以及电源轨，在通孔下方。第一源极硅化物部件和第二源极硅化物部件在截面图中完全包围源极部件。电源轨是背侧电源轨。本申请的实施例还涉及形成半导体结构的方法。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

常规地，集成电路(IC)以堆叠方式构建，其具有处于最低层级的晶体管并且在晶体管的顶部上具有互连(通孔和导线)以提供到晶体管的连接性。电源轨(例如，用于电压源和地层的金属线)也位于晶体管上方，并且可能是互连的一部分。随着集成电路的不断缩小，电源轨也随之缩小。这不可避免地导致整个电源轨的电压降增加以及集成电路的功耗增加。因此，尽管半导体制造中的现有方法通常已足以满足其预期目的，但是它们不是在所有方面都已完全令人满意。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：源极部件；漏极部件；一个或多个沟道层，连接所述源极部件与所述漏极部件；栅极结构，在所述源极部件与所述漏极部件之间，所述栅极结构与所述一个或多个沟道层中的每一个接合；第一源极硅化物部件，在所述源极部件上方；源极接触件，在所述第一源极硅化物部件上方；第二源极硅化物部件，在所述源极部件下方；通孔，在所述第二源极硅化物部件下方；以及电源轨，在所述通孔下方，其中，所述第一源极硅化物部件和所述第二源极硅化物部件在截面图中完全包围所述源极部件。

本申请的另一些实施例提供了一种半导体结构，包括：电源轨，在所述半导体结构的背侧上；第一互连结构，在所述半导体结构的前侧上；源极部件、漏极部件、多个沟道层和栅极结构，在所述电源轨与所述第一互连结构之间，其中，所述多个沟道层连接所述源极部件与所述漏极部件，并且所述栅极结构包裹所述沟道层中的每一个；第一源极硅化物部件，布置在所述源极部件的背侧上并位于所述源极部件与所述电源轨之间的，其中，所述第一源极硅化物部件还布置在所述源极部件的从所述源极部件的所述背侧朝向所述半导体结构的前侧延伸的侧壁上；以及第一通孔，连接所述第一源极硅化物部件与所述电源轨。

本申请的又一些实施例提供了一种形成半导体结构的方法，包括：提供结构，所述结构具有衬底、在所述衬底上方逐层交替堆叠的第一半导体层和第二半导体层的堆叠件、布置在所述堆叠件的沟道区上方的牺牲栅极结构以及位于所述牺牲栅极结构的相对侧壁上的栅极间隔件；邻近所述堆叠件蚀刻所述栅极间隔件，以在所述牺牲栅极结构的两侧上形成源极沟槽和漏极沟槽；在所述源极沟槽中外延生长源极部件，并在所述漏极沟槽中外延生长漏极部件；在所述源极部件的侧面、所述漏极部件的侧面、所述源极沟槽的侧面和所述漏极沟槽的侧面上形成第一介电层；以及在所述第一介电层、所述源极部件和所述漏极部件上方形成接触蚀刻停止层(CESL)，其中，在所述源极沟槽中在所述接触蚀刻停止层与所述第一介电层之间密封有第一气隙，并且在所述漏极沟槽中在所述接触蚀刻停止层与所述第一介电层之间密封有第二气隙。

附图说明

当与附图一起阅读时，根据以下详细描述可最好地理解本发明。要强调的是，根据行业的标准实践，各个部件并未按照比例绘制，并且仅用于说明目的。实际上，为论述清楚，各个部件的尺寸可任意增加或减少。

图1A、图1B和图1C示出根据本发明的各个方面的形成具有背侧电源轨和背侧自对准通孔的半导体器件的方法的流程图。

图2和图3示出根据一些实施例的根据图1A至图1C的方法的实施例的中间制造步骤中的半导体器件的一部分的截面图。

图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A、图17A、图18A、图19A、图20A、图21A和图22A示出根据一些实施例的半导体器件的一部分的俯视图。