[发明专利]半导体结构及其形成方法

说明书

实施例是方法，包括：在第一衬底上方形成第一互连结构，该第一互连结构中包括介电层和金属化图案；对第一互连结构进行图案化以形成第一开口；用阻挡层涂覆第一开口；蚀刻穿过阻挡层和第一衬底的暴露部分的第二开口；在第一开口和第二开口中沉积衬垫；用导电材料填充第一开口和第二开口；以及减薄第一衬底以在第二开口中暴露导电材料的一部分，该导电材料延伸穿过第一介电层，并且第一衬底形成衬底通孔。本申请的实施例还涉及半导体结构及其形成方法。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，迭代减小最小部件尺寸可以提高集成密度，从而可以将更多元件集成至给定区域中。随着对缩小电子器件的需求的增长，对更小且更具创造性的半导体管芯封装技术的需求也随之出现。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高集成水平的和元件密度。PoP技术通常能够在印刷电路板(PCB)上产生功能增强且占位面积小的半导体器件。

发明内容

本申请的一些实施例提供了一种形成半导体结构的方法，包括：在第一衬底上方形成第一互连结构，所述第一互连结构中包括介电层和金属化图案；对所述第一互连结构进行图案化以形成暴露所述第一衬底的一部分的第一开口；用阻挡层涂覆所述第一开口；蚀刻穿过所述阻挡层和所述第一衬底的暴露部分的第二开口；在所述第一开口和所述第二开口中沉积衬垫，所述衬垫物理接触所述阻挡层；用导电材料填充所述第一开口和所述第二开口；以及减薄所述第一衬底以在所述第二开口中暴露所述导电材料的一部分，所述导电材料延伸穿过所述第一互连结构和所述第一衬底，以形成衬底通孔。

本申请的另一些实施例提供了一种形成半导体结构的方法，包括：在第一衬底上方形成第一介电层，所述第一介电层中具有第一金属化图案；在所述第一介电层上方形成第一图案化掩模；使用所述第一图案化掩模作为掩模执行第一蚀刻工艺，所述第一蚀刻工艺形成穿过所述第一介电层的第一开口，以暴露所述第一衬底的第一部分；使用所述第一图案化掩模作为掩模执行第二蚀刻工艺，所述第二蚀刻工艺蚀刻所述第一衬底的暴露的第一部分以在所述第一衬底中形成第二开口，所述第二开口的直径与所述第一开口的直径相同；在所述第一开口中的第一介电层的暴露侧壁上选择性地沉积阻挡层，所述第二开口的侧壁没有所述阻挡层；在所述第一开口中的所述阻挡层上和所述第二开口中的所述第一衬底的所述侧壁上形成衬垫；用导电材料填充所述第一开口和所述第二开口；以及减薄所述第一衬底以在所述第二开口中暴露所述导电材料的一部分，所述导电材料延伸穿过所述第一介电层和所述第一衬底，以形成衬底通孔。

本申请的又一些实施例提供了一种半导体结构，包括：第一互连结构，在第一衬底上方，所述第一互连结构中包括介电层和金属化图案；衬底通孔，延伸穿过所述第一互连结构和所述第一衬底，所述衬底通孔包括：导电材料，延伸穿过所述第一互连结构和所述第一衬底；阻挡层，在所述第一互连结构与所述导电材料之间；以及衬垫，在所述阻挡层与所述第一衬底之间。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图19示出根据实施例的在形成多堆叠管芯封装件的中间阶段的截面图。

图20示出根据另一实施例的在形成多堆叠管芯封装件的中间阶段的截面图。

图21至图25示出根据实施例的在形成多堆叠管芯封装件的中间阶段的截面图。

图26示出根据另一实施例的在形成多堆叠管芯封装件的中间阶段的截面图。

图27至图33示出根据实施例的在形成多堆叠管芯封装件的中间阶段的截面图。