[发明专利]一种GIP电路及其驱动方法

权利要求书

1.一种GIP电路，其特征在于，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11和电容C1；

所述晶体管T1的输入端连接电压信号FW，所述晶体管T1的输出端连接Qb节点，所述晶体管T1的控制端连接栅极G(n-4)；

所述晶体管T2的输入端连接Qb节点，所述晶体管T2的输出端连接Q节点，所述晶体管T2的控制端连接栅极G(n-4)；

所述晶体管T3的输入端连接电压信号BW，所述晶体管T3的输出端连接Qb节点，所述晶体管T3的控制端连接栅极G(n+4)；

所述晶体管T4的输入端连接Qb节点，所述晶体管T4的输出端连接Q节点，所述晶体管T4的控制端连接栅极G(n+4)；

所述晶体管T5的输入端连接Q节点，所述晶体管T5的输出端连接Qb节点，所述晶体管T5的控制端连接P节点；

所述晶体管T6的输入端连接Qb节点，所述晶体管T6的输出端连接电压信号VGL，所述晶体管T6的控制端连接P节点；

所述晶体管T7的输入端连接电压信号VGH，所述晶体管T7的输出端连接P节点，所述晶体管T7的控制端连接时钟信号CKn；

所述晶体管T8的输入端连接电压信号VGH，所述晶体管T8的输出端连接Qb节点，所述晶体管T8的控制端连接Q节点；

所述晶体管T9的输入端连接时钟信号CKn，所述晶体管T9的输出端连接栅极G(n)，所述晶体管T9的控制端连接Q节点；

所述晶体管T10的输入端连接P节点，所述晶体管T10的输出端连接电压信号VGL，所述晶体管T10的控制端连接Q节点；

所述晶体管T11的输入端连接栅极G(n)，所述晶体管T11的输出端连接电压信号VGL，所述晶体管T11的控制端连接P节点；

所述电容C1的一极板连接Q节点，所述电容C1的另一极板连接栅极G(n)。

2.根据权利要求1所述一种GIP电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11和电容C1均设置在显示面板上。

3.根据权利要求2所述一种GIP电路，其特征在于，所述显示面板为LCD显示面板。

4.根据权利要求1所述一种GIP电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和晶体管T11为薄膜晶体管。

5.根据权利要求1所述一种GIP电路，其特征在于，所述一种GIP电路阵列设置于显示面板上，且每个所述一种GIP电路的G(n)端与一个像素点连接。

6.一种GIP电路驱动方法，其特征在于，所述一种GIP电路驱动方法应用于权利要求1至5所述一种GIP电路上；

在t1时刻，栅极G(n-4)输入高电位，时钟信号CKn输入低电位，栅极G(n)输入低电位，栅极G(n+4)输入低电位；

在t2时刻，栅极G(n-4)输入低电位，时钟信号CKn输入低电位，栅极G(n)输入低电位，栅极G(n+4)输入低电位；

在t3时刻，栅极G(n-4)输入低电位，时钟信号CKn输入高电位，栅极G(n)输入高电位，栅极G(n+4)输入低电位；

在t4时刻，栅极G(n-4)输入低电位，时钟信号CKn输入低电位，栅极G(n)输入低电位，栅极G(n+4)输入低电位；

在t5时刻，栅极G(n-4)输入低电位，时钟信号CKn输入低电位，栅极G(n)输入低电位，栅极G(n+4)前半段输入高电位，栅极G(n+4)后半段输入低电位；

在t6时刻，栅极G(n-4)输入低电位，时钟信号CKn输入高电位，栅极G(n)输入低电位，栅极G(n+4)输入低电位。

7.根据权利要求6所述一种GIP电路驱动方法，其特征在于，在t1时刻至t6时刻中，电压信号FW和电压信号VGH持续写入高电位；电压信号VGL和电压信号BW持续写入低电位。