[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上依次形成第一刻蚀停止层、第二刻蚀停止层以及叠层结构；形成贯穿叠层结构并延伸至衬底的沟道孔，并在沟道孔的内壁依次形成功能层和沟道层，以形成沟道结构；刻蚀衬底至第一刻蚀停止层，以暴露功能层的延伸至衬底的部分；刻蚀第一刻蚀停止层和功能层的延伸至衬底的部分至第二刻蚀停止层，以暴露沟道层的延伸至衬底的部分；以及在第二刻蚀停止层的远离叠层结构的一侧形成源极层，以覆盖暴露的沟道层的延伸至衬底的部分。该三维存储器的制备方法有助于控制去除衬底过程中的工艺均匀性，并确保暴露的沟道层的均匀性，有利于改善制备完成后的三维存储器的电气性能。

技术领域

本申请涉及半导体技术领域，更具体地说，涉及三维储存器及其制备方法。

背景技术

在三维存储器(3D NAND)的制备工艺中，具有存储功能的沟道结构通常需要先在叠层结构内形成沟道孔，然后在沟道孔内依次沉积氧化硅-氮化硅-氧化硅(ONO)结构的功能层以及多晶硅牺牲层来形成。

随着堆叠层数的增加，在采用深孔刻蚀工艺去除沟道孔底部的多晶硅牺牲层和功能层，以实现沟道结构的存储单元的电路回路的步骤中，存在例如上下两层沟道孔的套刻精度窗口(Overlay Window)存在偏移(shift)，导致上下叠层结构的结合处的功能层侧壁破坏，从而影响最终的存储单元电性，并且导致晶圆测试(Wafer Sort)良率低或可靠性失效等问题。

无深孔蚀刻(SONO Less)结构可以避免三维存储器由于层数增加带来的深孔蚀刻的工艺挑战。BSS(Backside SONO Etch，背部深孔刻蚀)结构还可以避免在栅线缝隙中填充导电材料出现WL(Word Line，字线)和ACS(Array Common Source，阵列共源线)短接漏电(short leakage)的问题，同时还可以避免在三维存储器正面设置ACS的拾取区域，从而可以增加存储区的密度，降低成本。

现有的BSS结构大多从衬底背部(远离叠层结构一侧)采用机械化学研磨(CMP)工艺去除沟道结构底部的ONO结构的功能层，以实现沟道结构中的存储单元的电路回路。在该工艺过程中，难以控制工艺均匀性，从而影响三维存储器的后续制备工艺及制备完成后的三维存储器的电学性能。

发明内容

本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上依次形成第一刻蚀停止层、第二刻蚀停止层以及叠层结构；形成贯穿叠层结构并延伸至衬底的沟道孔，并在沟道孔的内壁依次形成功能层和沟道层，以形成沟道结构；刻蚀衬底至第一刻蚀停止层，以暴露功能层的延伸至衬底的部分；刻蚀第一刻蚀停止层和功能层的延伸至衬底的部分至第二刻蚀停止层，以暴露沟道层的延伸至衬底的部分；以及在第二刻蚀停止层的远离叠层结构的一侧形成源极层，以覆盖暴露的沟道层的延伸至衬底的部分。

在一些实施方式中，第一刻蚀停止层的材料可包括氧化硅，第二刻蚀停止层的材料可包括多晶硅。

在一些实施方式中，衬底可包括依次堆叠的基底、牺牲氧化硅层和牺牲多晶硅层。

在一些实施方式中，刻蚀衬底至第一刻蚀停止层的步骤可包括：通过湿法刻蚀工艺，去除衬底。

在一些实施方式中，刻蚀第一刻蚀停止层和功能层的延伸至衬底的部分至第二刻蚀停止层的步骤可包括：通过湿法刻蚀工艺，去除衬底和功能层的延伸至衬底的部分。

在一些实施方式中，叠层结构包括台阶区，该方法还可包括：在台阶区形成贯穿至少部分叠层结构并延伸至衬底的虚拟沟道结构。

在一些实施方式中，叠层结构包括交替叠置的多个栅极介质层和多个栅极牺牲层，该方法还可包括：形成贯穿叠层结构并延伸至衬底的栅极缝隙，其中，栅极缝隙与沟道结构具有间距；经由栅极缝隙去除栅极牺牲层，以形成牺牲间隙；在牺牲间隙内形成栅极层；以及在栅极缝隙内填充电介质材料，以形成栅极缝隙结构。