[发明专利]一种基于连续时间的子分区式SAR ADC

说明书

ADC在采样过程中对输入信号的电流抽取使得输入级不得不添加输入缓冲器，而缓冲器的功耗以及设计复杂度一直是ADC前端需要考虑的重点，传统的ADC的输入级缓冲器功耗很高。本发明提出了一种基于连续时间的高精度子分区SAR ADC，这种结构在连续时间粗量化ADC工作的同时，对精细量化ADC的电容阵列进行预翻转，使得采样过程对于输入信号的电流抽取大大减少，对输入级缓冲器的要求降低，缓解了输入级缓冲器的功耗等设计压力。本发明设计的子分区SAR ADC适用于中低速、高精度、低功耗的应用场合。

技术领域

本发明涉及一种模数转换器(ADC)电路，具体涉及一种基于连续时间的子分区式(sub- ranging)逐次逼近型(SAR)模数转换器。

背景技术

模数转换器(以下简称为ADC)是模拟世界与数字系统的连接桥梁，对于一些生物医疗系统以及音频等领域，需要应用中低速、高精度的ADC。而对于这类ADC而言，低功耗和高线性度是必须要考量的指标。

对于常规的电容型SAR ADC而言，输入信号的采样通常通过开关电容器来实现，因此通常需要通过一个高线性度的缓冲器(buffer)来提高驱动能力，以驱动采样电容。如图一所示，当开关K闭合时，输入信号被采样至DAC电容上极板，采样完成后开关断开，再由DAC的一系列翻转控制电荷再分配。采样电容在开关闭合时由输入信号充电，充电所需要的大电流必须由输入级来提供，因此如果不带缓冲器，电流驱动能力不足会导致严重的系统级问题。缓冲器的输入电流为I_DR＝N·C_S·(ΔV/T_t)，相对应的功耗为P_DR＝2·V_DD·I_DR，其中T_t是跟踪周期，N为采样电容C_S在跟踪周期T_t结束时建立到1/2·LSB精度的时间常数，ΔV为采样电容C_S上的电压变化量，V_DD为缓冲器电源电压。而传统的SAR ADC工作时对输入缓冲器的电流要求一般较高，如图二所示，两次采样的电压分别为V_in(m-1)与V_in(m)，则buffer看到的电压差ΔV＝|V_in(m)-V_in(m-1)|，除非采样速率远远大于输入信号频率，否则输入电流I_DR将会很大，buffer功耗也很高。

传统的子分区式ADC由一个M位低精度的闪速转换器先完成一个粗量化，得到M位的数字码字输出，然后由DAC转换成电压，从输入减去粗量化电压从而得到一个余量电压。接着，由第二个N位ADC对余量电压完成精细量化，最终得到n＝(M+N)的输出。

基于连续时间的SAR ADC如图三所示，输入信号直接连至采样电容C_IN的上极板，去除了传统的开关采样操作，因此避免了相关的kT/C噪声的影响。输入信号通过C_IN进行交流耦合，从而使得在保持输入跟踪的同时可以操作C_DAC进行SAR量化。这种连续时间的SAR ADC的比较器始终能看到连续的输入信号，因此可以通过SAR的天然优势，在量化的同时追踪输入信号的变化，不同SAR周期的延迟不会累积，再加快SAR的速度并且加入冗余位，就能最大程度的减少输入信号改变带来的转换误差。但是受限于SAR的速度，输入信号频率不能太高，并且位数不能太多，否则会导致SAR逻辑追踪不上输入信号，带来较大的转换误差。这也是连续时间ADC为获取高精度而通常采用两级流水线式的原因，但是这种ADC第一级会持续对输入信号抽取电流，第二级的采样操作也会对级间放大器抽取较大的电流，对 buffer和运放的功耗要求都比较高。

发明内容