[发明专利]堆叠状的高阻断的InGaAs半导体功率二极管

说明书

堆叠状的高阻断的III‑V族半导体功率二极管和制造方法，III‑V族半导体功率二极管具有高掺杂的第一半导体接通区、布置在第一半导体接通区下方的低掺杂的半导体漂移区、布置在半导体漂移区下方的高掺杂的第二半导体接通区和两个连接接通层，至少第一半导体接通区构造核心堆叠，核心堆叠沿侧面由电介质框架区域包围，核心堆叠的和电介质框架区域上侧或下侧彼此封闭或相对于彼此构造台阶，III‑V族半导体功率二极管的布置在第一半导体接通区下方的半导体区域分别由核心堆叠包括或构造载体区域，其中，载体区域布置在核心堆叠和框架区域下方，并与由电介质框架区域的下侧和核心堆叠的下侧形成的共同下侧材料锁合地连接。

技术领域

本发明涉及一种堆叠状的高阻断的InGaAs功率半导体二极管。

背景技术

从德国的Ashkinazi的《GaAs Power Devices》，ISBN 965-7094-19-4，第8页和第9页中，已知一种由GaAs制成的耐高压的PIN半导体二极管。

从文献DE 10 2016 013 540 A1、DE 10 2016 013 541 A1、DE 10 2016 015 056A1、DE 10 2017 002 935 A1和DE 10 2017 002 936 A1中已知堆叠状的高阻断的InGaAs半导体功率二极管和相应的制造方法。

通用的二极管具有高于200V的击穿电压，并且除了低的正向电压之外还应具有低的串联电阻，以便降低损耗功率。此外，二极管在截止方向上应具有低于1μA的尽可能低的漏电流。

在大多数情况下还在晶圆级(Waferebene)通过钝化层和/或保护层来保护半导体元件。

用于III-V族半导体元件的相应方法例如从V.N.Bessolov等人的《Passivaton ofGaAs in alcohol solutions of ammonium sulfide》，半导体，第31卷，第11期，第1350至1356页，ISSN 1063-7826，1997年中，或从T.Tamanuki等人的《Ammonium sulfidepassivation for AlGaAs/GaAs buried heterostructure laser fabricationprocess》，日本应用物理学杂志，第1部分，第30卷，第3期，第499至500页，ISSN 0021-4922，1991年，或从Yi Xuan等人的《Simplified Surface Preparation for GaAs PassivationUsing Atomic Layer-Deposited High-/Dielectrics》，IEEE电子器件杂志，第54卷，第8期，2007年已知。

为了分离(Vereinzelung)，通常在第一台面工艺(Mesa-Prozess)中蚀刻沟道，并且接着通过锯来切断位于沟道下方的区域。沟道通常进一步被钝化。

还已知的是，通过在以结构化的SiO₂掩模层覆盖的晶圆上选择性地生长来产生纳米结构。在F.Haas等人的《Nanoimprint and selective-area MOVPE for growth ofGaAs/InAs core/shell nanowires》，纳米技术，第24卷，第8期，085603，2013年或《III/Vnano ridge structures for optical applications on patterned 300mm siliconsubstrate》，B.Kunert等人，应用物理学，Lett.109，091101，2016年描述了不同方法。

发明内容

在此背景下，本发明的任务在于，说明一种扩展现有技术的设备。

该任务通过具有根据本发明的特征的设备以及通过具有根据本发明的特征的方法来解决。本发明的有利构型是优选的实施方式。