[发明专利]一种高压JFET器件及其制造方法

说明书

本发明提供一种高压JFET器件及制造方法，包括p型衬底、n型漂移区阱，p型阱区、中部及右侧重掺杂层降场层交替结构；中部及右侧重掺杂层降场层交替结构中，重掺杂层和降场层上下交替设置，且重掺杂层和降场层依次为交替设置的第一导电类型和第二导电类型；本发明在纵向上，降场层辅助耗尽重掺杂层，等效于降低了重掺杂层的有效浓度，在横向上，由于第一导电类型区域的有效浓度等效降低，所以横向上的表面电场峰值降低，提高了表面的耐压能力，从而重掺杂层掺杂浓度上限可以得到提升，器件得以引入更多的载流子，因此，在导通时能够降低电流路径上导通电阻，从而在维持原有击穿电压的条件下，增大器件的电流能力。

技术领域

本发明属于半导体功率器件技术领域,尤其是一种高压JFET器件及其制造方法。

背景技术

由于高压JFET器件有高耐压的需求，使得器件在高压应用时，电流能力减小，这就限制了高压JFET器件在高压功率集成电路中的应用，尤其是在要求较高电流能力的电路中。横向DMOS为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF(ReducedSURface Field)降低表面场技术，被广泛应用于高压器件的设计中，以解决高导通电阻的问题。将RESURF技术运用在高压JFET器件中，在保证高耐压的条件下，增大器件的电流能力。

发明内容

为实现上述发明目的，本发明提供一种半导体器件及其制造方法。

为实现上述发明目的，本发明技术方案如下：

一种高压JFET器件，包括p型衬底10、p型衬底10上方的n型漂移区阱21，n型漂移区阱21内部设有p型阱区31、中部重掺杂层降场层交替结构、右侧重掺杂层降场层交替结构；所述中部重掺杂层降场层交替结构、右侧重掺杂层降场层交替结构分别位于p型阱区31的上方和右侧；

所述中部重掺杂层降场层交替结构中，重掺杂层和降场层上下交替设置，且重掺杂层和降场层依次为交替设置的第一导电类型和第二导电类型；

所述右侧重掺杂层降场层交替结构中，重掺杂层和降场层上下交替设置，且重掺杂层和降场层依次为交替设置的第一导电类型和第二导电类型；

第一导电类型为n型时，第二导电类型为p型；第一导电类型为p型时，第二导电类型为n型；

所述中部重掺杂层降场层交替结构的上方为p⁺阱接触区71，p⁺阱接触区71与上方的第二金属电极902接触，

所述右侧重掺杂层降场层交替结构右侧的n型漂移区阱21内部表面设有第二n+区82，第二n+区82与上方的第三金属电极903接触，

所述中部重掺杂层降场层交替结构左侧的n型漂移区阱21内部表面设有第一n+区81，第一n+区81与上方的第一金属电极901接触，所述中部重掺杂层降场层交替结构和第二n+区82之间的n型漂移区阱21上表面设有场氧化层51，场氧化层51位于右侧重掺杂层降场层交替结构上方，第一n+区81与中部重掺杂层降场层交替结构之间的n型漂移区阱21上表面设有场氧化层51，右侧重掺杂层降场层交替结构上方场氧化层51左侧的n型漂移区阱21上表面设有栅氧化层41，栅氧化层41的右端与右侧重掺杂层降场层交替结构上方场氧化层51的左边界相连，栅氧化层41的左端覆盖部分中部重掺杂层降场层交替结构上表面，多晶硅栅61左端覆盖部分栅氧化层41、右端覆盖部分场氧化层51；多晶硅场板62处于场氧化层51上并与第三金属电极903相连；金属前介质11覆盖场氧化层51、多晶硅栅61、多晶硅场板62，第一金属电极901、第二金属电极902、多晶硅场板62、第三金属电极903通过金属前介质11相互隔离。

作为优选方式，中部重掺杂层降场层交替结构和右侧重掺杂层降场层交替结构都包括第二n型重掺杂层202、第二n型重掺杂层202上方的第一p型降场层301、第一p型降场层301上方的第一n型重掺杂层201。