[发明专利]一种三维结构的射频电感及其设计方法

说明书

本发明公开了一种三维结构的射频电感及其设计方法，包括在上下方向上至少设有的第一硅衬底层和第二硅衬底层，以及在所述第一硅衬底层顶部设有的第一平面螺旋金属带层和在所述第二硅衬底层顶部设有的第二平面螺旋金属带层，所述第一平面螺旋金属带层由外圈向内圈顺时针旋转的尾端与第二平面螺旋金属带层由外圈向内圈顺时针旋转的尾端通过贯通所述第一硅衬底层的第一硅通孔电连接。本发明使上层和下层电感结构的电场方向相反，相互抵消，提高趋肤深度，提高电感材料的利用率，达到提高品质因数Q降低功耗的目的。

技术领域

本发明涉及一种三维结构的射频电感及其设计方法。

背景技术

在过去的十几年里，无线通信技术得到了高速发展，摩尔定律在如今依然有效，通信设备日趋小型化、集成化、便携化。射频集成电路是无线通信中的基础之一，对它的集成化、小型化、高速化的课题是目前亟待解决的问题。而电感是许多高性能窄带电路中关键的磁能储能元件，广泛用在射频集成电路中的无源滤波器、低噪声放大器等中，电感也是射频集成电路中关键的性能限制元件，例如，低噪声放大器(LNA)带宽、压控振荡器(VCO)的相位噪声、无源滤波器损耗等，同时，电感的尺寸大小还是限制系统小型化的重要瓶颈。因此，如何优化电感的性能，并减小其尺寸，降低成本，成为射频集成电路发展的重要难题。

随着深亚微米CMOS技术的发展，工艺所能得到的金属层数越来越多，例如，0.18微米工艺可以提供6层金属，0.13微米工艺可以提供8层金属，90纳米工艺可以提供的金属层数为10层。深亚微米CMOS技术日益先进，这是实现片上多层结构电感的重要技术基础。一般片上平面电感具有结构简单、性能优秀的优点，可以得到很好的设计支持，但存在体积大、频率特性差等缺点，这增加了成本，也不利于小型化、集成化的发展趋势。而片上多层电感主要优点在于减小了体积、降低了成本，但由于其下层金属厚度一般较小，而且寄生电容一般较大，通常认为片上多层电感性能要劣于片上平面电感。

自从1990年，Meyer和Nguyen首次证明了电感可用于硅基集成电路中以后，片上电感逐渐得到了大量的深入研究，许多关于如何优化片上电感性能的文献被发表，学术界也提出了各种各样的等效电路模型，包括集总式与分布式等等。到今天，平面电感工艺日趋成熟，由于电感具有高通低阻的电流特性，这种特性使电感在滤波等许多方面发挥着重要的功能，在射频集成电路中已经得到了大量应用，片上电感在低噪声放大器(LNA)和压控振荡器(VCO)中都起着不可或缺的作用，除此之外，功率放大器、混频器等功能模块中也需要使用电感，也就是说，在射频集成电路中，片上电感得到了大量应用。片上电感已经成为整个射频集成电路中不可或缺的组成部分。

只有通过电感的合理应用，现代无线通信所需的高频、低噪声以及低失真等要求才能得到相应的满足。现代通信往往使用的是较高的频段，为减少能量的损耗，增加能量的使用效率，必须使两个模块电路阻抗匹配，这就需要阻抗匹配网络，通过阻抗匹配网络使两端模块的阻抗达到复共轭，以最大程度上减少能量的损失。在阻抗匹配网络中，电感是必不可少的元件之一，比如L匹配网络和π匹配网络等。

集成电路集成的平面螺旋电感以硅为衬底，而硅基本身也是导电的，那么它的高频特性就与硅基有着相当大的关系。平面螺旋电感的结构会引发许多寄生问题，如寄生电容、邻近效应、趋肤效应等。在我们所考虑的频率范围内(0-20GHz)，平面螺旋电感的能量损耗很高，具体地说，包括两种损耗：衬底损耗和金属导体损耗。

衬底损耗一般可分为电场损耗和磁场损耗，因为线圈与衬底间存在寄生电容，电流流经电感时有一部分电流会因为位移电流传输至衬底上，我们将这种电场耦合所引起的能量损耗定义为电场损耗。同理，磁场损耗定义为由于磁场耦合而引起的能量损耗。磁场耦合产生涡流，感应出的电场能量将转化为焦耳热能而散发出去，这就造成了能量的损耗。由于目前所使用的衬底的材料大多电阻率较低，所以涡流流经电感时，会造成较大的能量损耗。

金属导体损耗，组成电感的金属导体本身就有阻抗，在频率较高时，电流流过电感时，会有两种损耗的形式：欧姆损耗和涡流损耗。