[发明专利]基于FPGA的I3C逻辑控制器实现方法、I3C读写测试装置和系统

权利要求书

1.一种基于FPGA的I3C逻辑控制器实现方法，其特征在于，包括：

接收上位机基于封装的I3C协议输出的控制指令；

基于上位机的控制指令经I3C总线为具有I3C读/写功能的从设备分配动态地址；

初始化I3C总线进入I3C SDR模式；

基于上位机的控制指令为从设备设置一次可读/写数据的最大长度值，即一次I3C控制命令可读或可写的最大数据字节数；

基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令；

基于上位机的控制指令向从设备发送读命令实现对从设备的I3C读操作时，主设备FPGA每接收到一字节数据，从设备会发送一比特信号，用于判断当前读命令读到的数据是否达到设置的最大读数据字节数；比特信号为‘1’，表示读数据字节数未达到读最大数据字节数，主设备可继续读取从设备数据，也可主动终止读数据传输，结束当前读操作过程；比特信号为‘0’，表示读数据字节数达到读最大数据字节数，主设备需要终止读数据传输，结束当前读操作；

向I3C总线发送I3C读/写控制命令的地址头时，SDA数据线置为开漏模式；

向I3C总线发送I3C读/写控制命令地址头之后的内容时，SDA数据线切换为推挽模式；

当前I3C读/写控制命令结束后，SDA数据线切换回开漏模式，I3C总线进入空闲状态。

2.根据权利要求1所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述接收上位机基于封装的I3C协议输出的控制指令的步骤中：

所述控制指令包括控制信息和数据，所述控制信息包括开始信号、结束信号、主设备等待从设备应答标志信号、写数据标志信号、读数据标志信号、读数据中止读操作标志信号；所述数据包括从设备静态地址和欲分配的动态地址、I3C广播地址、I3C公共命令码、I3C从设备内部寄存器地址、写从设备有效数据。

3.根据权利要求2所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述根据所述控制指令为具有I3C读/写功能的从设备分配动态地址的步骤包括：

通过I3C总线发送开始信号，给I3C广播地址发送I3C动态地址分配指令，所述分配指令利用从设备的静态地址为该从设备分配动态地址；

通过I3C总线发送重新开始信号，写从设备静态地址；

在收到从设备应答信号ACK时，给从设备写入欲分配的动态地址；

发送结束信号，完成动态地址分配。

4.根据权利要求3所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令的步骤包括：

所述基于上位机的控制指令向从设备发送I3C写控制命令实现对从设备的I3C写操作；将写入的数据发送至从设备；直到完成所述I3C写控制命令；发送写操作完成信号至上位机；

所述基于上位机的控制指令向从设备发送I3C读控制命令实现对从设备的I3C读操作；直到完成所述I3C读控制命令；将读取的从设备的数据发送至上位机。