[发明专利]半导体存储器件及其制造方法

权利要求书

1.一种半导体存储器件，包括：

第一杂质区和第二杂质区，在半导体衬底中间隔开；

位线，电连接到所述第一杂质区；

存储节点接触部，电连接到所述第二杂质区；

气隙，在所述位线与所述存储节点接触部之间；

着落焊盘，电连接到所述存储节点接触部；

掩埋介电图案，在所述着落焊盘的侧壁上且在所述气隙上；以及

间隔物封盖图案，在所述掩埋介电图案与所述气隙之间。

2.根据权利要求1所述的半导体存储器件，还包括：

第一间隔物和第二间隔物，在所述位线与所述存储节点接触部之间，

其中，所述第一间隔物与所述位线的侧壁相邻，所述第二间隔物与所述存储节点接触部的侧壁相邻，并且所述气隙在所述第一间隔物与所述第二间隔物之间。

3.根据权利要求1所述的半导体存储器件，其中，所述间隔物封盖图案和所述掩埋介电图案包括不同的材料。

4.根据权利要求1所述的半导体存储器件，其中，所述间隔物封盖图案包括介电材料。

5.根据权利要求2所述的半导体存储器件，其中，所述间隔物封盖图案的最下表面的水平在所述位线的顶表面的水平之上，并且

所述第一间隔物的最上表面的水平在所述间隔物封盖图案的最下表面的水平之上。

6.根据权利要求1所述的半导体存储器件，其中，所述存储节点接触部的顶表面的水平在所述间隔物封盖图案的最下表面的水平之下。

7.根据权利要求1所述的半导体存储器件，还包括：

导电阻挡层，在所述存储节点接触部与所述着落焊盘之间，其中，所述导电阻挡层与所述间隔物封盖图案接触。

8.根据权利要求1所述的半导体存储器件，其中，所述掩埋介电图案包括上掩埋介电图案和下掩埋介电图案，所述间隔物封盖图案在所述下掩埋介电图案与所述气隙之间，并且所述间隔物封盖图案沿所述下掩埋介电图案的侧表面延伸，以接触所述上掩埋介电图案的底表面。

9.根据权利要求8所述的半导体存储器件，其中，所述下掩埋介电图案在所述间隔物封盖图案与所述上掩埋介电图案之间。

10.一种半导体存储器件，包括：

第一杂质区，在半导体衬底中；

多个第二杂质区，在所述半导体衬底中并且跨所述第一杂质区彼此间隔开；

位线，电连接到所述第一杂质区；

多个存储节点接触部，所述多个存储节点接触部中的每一个电连接到所述多个第二杂质区中的对应的一个第二杂质区；

多个气隙，在所述位线的相对侧上，所述多个气隙中的每一个在所述位线与所述多个存储节点接触部中的对应的一个存储节点接触部之间；

多个着落焊盘，所述多个着落焊盘中的每一个电连接到所述多个存储节点接触部中的对应的一个存储节点接触部；

掩埋介电图案，在所述多个着落焊盘中的一对着落焊盘之间并且在所述多个气隙中的一个气隙上；以及

间隔物封盖图案，在所述掩埋介电图案与所述多个气隙中的所述一个气隙之间。

11.根据权利要求10所述的半导体存储器件，其中，所述多个气隙包括：

第一气隙，在所述位线与所述多个存储节点接触部中的一个存储节点接触部之间，其中，所述第一气隙未被所述间隔物封盖图案覆盖；以及

第二气隙，在所述位线与所述多个存储节点接触部中的另一个存储节点接触部之间，其中，所述第二气隙被所述间隔物封盖图案覆盖。

12.根据权利要求10所述的半导体存储器件，其中，所述间隔物封盖图案和所述掩埋介电图案包括不同的材料。

13.根据权利要求10所述的半导体存储器件，其中，所述间隔物封盖图案包括介电材料。