[发明专利]指令缓存方法及装置

说明书

本发明涉及一种指令缓存方法，包括：响应访问请求信号，发出第一读取请求；根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。上述指令缓存方法，从寄存器组中获取标签数据和有效指示数据，替换了缓存中原本用于存储标签数据的TAG_SRAM，解决了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。

技术领域

本发明涉及芯片电路设计领域，特别是涉及一种指令缓存方法及装置。

背景技术

由于内存读取速度的限制，内存速度与CPU速度的不匹配成为限制系统性能的瓶颈。而基于CPU访问程序的时间和空间局限性原理，可以采用小容量的指令缓存(Instruction Cache，ICACHE)来弥补CPU和速度之间的差异，从而提高系统的整体性能。缓存(cache)是所有现代计算机发挥高性能的重要基础之一。它一般由SRAM组成，速率很快，可以与CPU进行高速的数据交换。通常情况下，CPU优先在缓存中寻找所需数据，当缓存中没有CPU所需的数据时，CPU再访问。CPU在缓存中找到目标数据被称为cache命中，反之则称为未命中。

缓存与之间数据传输的最小单位是cache line。当缓存中不存在CPU所需数据且需要从中将该数据导入到缓存中时，一般不会只导入单个数据，而是以cache line为单位将该数据附近的数据一同导入缓存。

如果以一个cache line为一行，那么有多少行，就认为缓存中有多少个组。cacheline中存储的是CPU实际需要使用的数据，每个cache line同时都唯一对应一组标签数据，该标签数据用于寻址。

将缓存平均分为N份，每一份称为一路(WAY)。例如，将缓存分为两份后，每一组中存在两个cache line，分属不同的WAY。

传统的ICACHE设计方式是一个WAY对应一块SRAM，多个WAY对应多块SRAM，在CPU进行取指令操作时，同时读取多个WAY对应的SRAM和TAG_SRAM，判断是否命中，如果命中则可以确定当前所需读取的指令处于哪块WAY_SRAM，则可以直接进行指令读取，返回给CPU。

传统的ICACHE虽然可以提高系统的执行效率，但是因为每次取指令操作均需要同时读取多个SRAM，使得CPU的功耗加大。

发明内容

基于此，有必要针对传统的ICACHE设计需要同时读取多块SRAM，导致CPU功耗加大的问题，提供一种新的指令缓存方法及装置。

一种指令缓存方法，其特征在于，包括：响应访问请求信号，发出第一读取请求；根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。

上述指令缓存方法，在CPU读取指令数据时，从寄存器组中获取标签数据和有效指示数据，将有效的标签数据与访问地址信号中的标签数据部分进行匹配，如果匹配成功，则说明缓存中存储有目标指令数据，进而直接从缓存中读取目标指令数据即可。这种方法替换了缓存中原本用于存储标签数据的TAG_SRAM，解决了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。

在其中一个实施例中，所述响应访问请求信号，发出第一读取请求，包括：判断所述访问请求信号是否属于指令访问；当所述访问请求信号属于指令访问，发出所述第一读取请求。