[发明专利]集成电路的总体布线方法及设备和存储介质

说明书

本公开提供了集成电路的总体布线方法及设备和存储介质，该方法包括：获取集成电路的网表信息和各电路层内元件的位置信息；构造三维网格并确定三维网格内的各个网格的拥塞值；基于网表信息和位置信息确定集成电路的初始布线结果；根据拥塞值，通过拆线重布在三维空间内调整初始布线结果，并通过构建多层级的三维网格加快布线速度，得到最终布线结果。本公开能够有效降低布线的拥塞程度，改善总体布线的布线结果。

技术领域

本公开涉及自动化电子设计领域，具体涉及一种集成电路的总体布线方法及设备和存储介质。

背景技术

集成电路设计中，网表是描述元件连接关系的，一般是一个遵循某种简单标记语法的文本文件，常用作布线的参考文件。伴随芯片规模的扩大，网表内元件的数量在急剧增加，这导致集成电路布线的难度大幅度上升。

为了提高可布线性，现代版图工具一般将集成电路的布线划分为总体布线和详细布线，其中，总体布线为详细布线的每个连接线提供一个大致的布线范围，从而有效降低详细布线的堵塞程度，提高布线的成功率。对于总体布线来说，现代版图工具采用如下技术：将三维的网格映射到二维空间上进行布线结果的搜索，从而减小搜索解的空间大小；接着，在二维空间得到搜索解后，将对应搜索解的二维布线结果通过层分配技术转换为三维布线结果。

然而，层分配技术会使总体布线的布线结果存在线路拥塞甚至无法布置的情况，布线质量难以得到保证。如果直接在三维网格上搜索总体布线的布线结果，虽然布线结果的质量有所提升，但是版图工具所花费的时间会增加。

发明内容

为了解决上述技术问题，本公开提供了一种集成电路的总体布线方法及设备和存储介质，能够改善总体布线的布线结果。

一方面本公开提供了一种集成电路的总体布线方法，包括：

获取所述集成电路的网表信息和各电路层内元件的位置信息，所述集成电路包括一个个相互平行的电路层；

在各层电路层上构建二维网格而形成三维网格，并基于所述位置信息确定所述三维网格内各网格的拥塞值；

基于所述网表信息和所述位置信息确定所述集成电路的初始布线结果；

根据所述拥塞值调整所述初始布线结果，得到最终布线结果。

可选地，所述三维网格为多级，且当前级的三维网格为上一级三维网格的相邻网格合并后得到的；

基于所述位置信息确定所述三维网格内各网格的拥塞值，包括：确定各级所述三维网格内各网格的拥塞值，得到各级拥塞值；

根据所述拥塞值调整所述初始布线结果，包括：确定所述初始布线结果中同一电路层内二端线网在起始级三维网格上的布线范围，然后从所述起始级的上一级开始，根据当前级拥塞值从所述二端线网在下一级多层二维网格上的布线范围内确定所述二端线网在当前级多层二维网格上的布线范围，直到确定了所述二端线网在最上一级多层二维网格上的布线范围。

可选地，确定各级所述三维网格内各网格的拥塞值，包括：获取最上一级三维网格内各网格包含的轨道数量，并根据所述轨道数量和所述位置信息确定最上一级三维网格内各网格的拥塞值。

可选地，确定各级所述三维网格内各网格的拥塞值，还包括：针对非最上一级三维网格的各网格，获取该网格在上一级三维网格内所包括各网格的拥塞值，并根据获取的多个拥塞值确定该网格的拥塞值。

可选地，基于所述网表信息和所述位置信息确定所述初始布线结果，包括：

将所述位置信息从三维坐标映射到二维坐标；

将所述网表信息和所述二维坐标输入FLUTE模型，获取所述FLUTE模型生成的二维最小直角斯坦纳树；

通过层分配模型将所述二维最小直角斯坦纳树还原为三维树状结构，得到所述初始布线结果。