[发明专利]降低开关损耗的半导体器件及其制作方法

说明书

本发明提供一种降低开关损耗的半导体器件，包括漏极金属，在漏极金属上设有第一导电类型硅衬底，在第一导电类型硅衬底上设有第一导电类型外延层，在第一导电类型外延层内设有互相间隔的第一导电类型柱与第二导电类型柱，在第一导电类型柱和第二导电类型柱的表面设有第二导电类型体区，在第二导电类型体区内设有重掺杂第一导电类型源区和第二导电类型源区，第一导电类型源区和衬底金属电连接，第二导电类型源区和源极金属电连接，在第一导电类型柱内设有栅极沟槽；栅极沟槽内部设有分离的栅极多晶硅，第一栅极多晶硅位于沟槽表面，第二栅极多晶硅位于沟槽底部，第一栅极多晶硅和第二栅极多晶硅之间被氧化层隔离，第一栅极多晶硅和第二栅极多晶硅绝缘。器件开启、关断速度快。

技术领域

本发明涉及一种半导体器件及其制作方法，尤其是一种能够减少栅极电荷，提高开关速度，降低开关损耗的功率半导体器件及其制造方法。

背景技术

MOSFET器件作为新一代功率半导体器件，在新能源、汽车电子、电力电子等系统应用中具有广泛应用。MOSFET器件在工作过程中，其功率损耗主要由导通损耗和开关损耗两部分组成，特别在高频条件下，MOSFET器件的总损耗主要由开关损耗决定。

MOSFET器件的输入电容Ciss对于器件的开关损耗具有较大影响，而器件的输入电容Ciss=Cgs+Cgd，其中，Cgs主要由多晶硅和第二导电类型体区的交叠区域面积决定，而Cgd主要由多晶硅和第一导电类型柱的交叠区域面积决定。因此，当多晶硅和第二导电类型体区及第一导电类型柱的交叠面积增加时，Ciss增加，器件的开启时间和关断时间增加，器件的开关损耗也会增加，降低系统的效率。

发明内容

本发明的目的是克服现有技术中存在的栅极电荷过大，器件开关损耗过大的问题，提供一种降低开关损耗的半导体器件及其制造方法，该器件制造方法与现有半导体工艺兼容。为实现以上技术目的，本发明采用的技术方案是：

第一方面，本发明的实施例提出一种降低开关损耗的半导体器件，包括漏极金属，在所述漏极金属上设有第一导电类型硅衬底，所述漏极金属与第一导电类型硅衬底的接触面为下表面，在所述第一导电类型硅衬底上设有第一导电类型外延层，在第一导电类型外延层内设有互相间隔的第一导电类型柱与第二导电类型柱，在所述第一导电类型柱和所述第二导电类型柱的表面设有第二导电类型体区，在所述第二导电类型体区内设有重掺杂第一导电类型源区和第二导电类型源区，所述第一导电类型源区和衬底金属电连接，所述第二导电类型源区和源极金属电连接，在所述第一导电类型柱内设有栅极沟槽，在栅极沟槽上方被绝缘介质层覆盖；

所述栅极沟槽内部设有分离的栅极多晶硅，第一栅极多晶硅位于沟槽表面，第二栅极多晶硅位于沟槽底部，第一栅极多晶硅和第二栅极多晶硅之间被氧化层隔离，第一栅极多晶硅和第二栅极多晶硅绝缘。

进一步地，在所述第二导电类型柱中设有高浓度的第二导电类型埋层。

进一步地，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。

进一步地，所述栅极沟槽的开口宽度为0.3μm～2μm。

进一步地，栅极沟槽的深度为0.5μm～5μm。

进一步地，第二栅极多晶硅的长度为0.3μm～4μm。

第二方面，本发明的实施例提出一种降低开关损耗的半导体器件的制作方法，包括如下步骤：

步骤一：选取第一导电类型硅衬底材料并外延生长第一导电类型外延层；

步骤二：在所述第一导电类型外延层上选择性刻蚀出深沟槽；

步骤三：淀积第二导电类型硅，将上述深沟槽填满，在第一导电类型外延层中形成互相间隔的第一导电类型柱与第二导电类型柱，然后去除上表面上方的结构；