[发明专利]一种改善优值的新型场效应器件结构及其制造方法

说明书

本发明公开了一种改善优值的新型场效应器件结构及其制造方法，其中一种改善优值的新型场效应器件结构，包括漏极金属层、第一导电类型重掺杂衬底、第一导电类型外延层，所述第一导电类型外延层中部开设有元胞沟槽……；一种改善优值的新型场效应器件结构的制造方法包括步骤S1刻蚀形成第二导电类型体区形成和元胞沟槽，S2制备屏蔽栅多晶硅的倒阶梯状的部分，S3制备控制栅多晶硅并形成完整的屏蔽栅多晶硅……；本发明提供的具有阶梯状屏蔽栅结构可降低器件的栅电容并通过优化器件内部的电场线分布来改善导通电阻。即这种结构改善了低压超结MOS器件的FOM，减少了器件开关工作时的功耗并提升了元胞的抗漏极电压震荡对栅极的影响能力。

技术领域

本发明涉及场效应器件技术领域，具体为一种改善优值的新型场效应器件结构及其制造方法。

背景技术

低压超结MOS场效应器件广泛应用于消费电子、电源管理和汽车电子领域中，具体应用场景如锂电保护、计算机外设、DCDC电源转换电路以及同步整流电路等。导通电阻Rdson与栅电容Qg反映了MOSFET的功耗水平与动态特性，是衡量功率器件性能优劣的重要指标。在设计器件时，栅电容与Rdson通常是“Trade off”关系，因此习惯上定义优值FOM＝Qg*Rdson来综合评价器件的性能。MOSFET工作时输入电容急剧增加会带来开关损耗问题，而超结结构是通过电荷平衡改善上述损耗的重要技术，与传统MOS器件相比具有更小的功耗和更高的电能转换效率。但是具有屏蔽栅的超结结构也同时带来输出电容的增加和器件可靠性问题。

即低压超结MOS器件由于屏蔽栅的引入可以通过电荷平衡改善器件的耐压能力，优化器件导通电阻，同时控制栅底部氧化层厚度的增加可以降低栅漏电容。但是传统低压超结结构元胞内部的屏蔽栅两侧氧化层较厚。氧化层越厚，屏蔽栅屏蔽电荷的能力就越弱。同时垂直侧壁的屏蔽栅会使cell区内部电荷聚集在屏蔽栅沟槽底部两侧，使元胞内部电场强度分布不均匀造成雪崩击穿。

本发明提供的具有阶梯状屏蔽栅结构可降低器件的栅电容并通过优化器件内部的电场线分布来改善导通电阻。即这种结构改善了低压超结MOS器件的FOM，减少了器件开关工作时的功耗并提升了元胞的抗漏极电压震荡对栅极的影响能力。

发明内容

本发明的目的在于提供一种改善优值的新型场效应器件结构及其制造方法，以解决上述背景技术中提出的问题。

为了解决上述技术问题，本发明提供如下技术方案：一种改善优值的新型场效应器件结构，包括漏极金属层、第一导电类型重掺杂衬底、第一导电类型外延层，所述第一导电类型重掺杂衬底位于漏极金属层上端，所述第一导电类型外延层位于第一导电类型重掺杂衬底上端，所述第一导电类型外延层中部开设有元胞沟槽，所述元胞沟槽内设置有栅极氧化层，所述栅极氧化层上端穿出元胞沟槽外，所述栅极氧化层上部两侧的位置自下而上依次设置有第二导电类型体区、源极区，所述栅极氧化层内包裹有屏蔽栅多晶硅和控制栅多晶硅，所述控制栅多晶硅位于屏蔽栅多晶硅的两侧，所述屏蔽栅多晶硅下部为倒阶梯状，这种倒阶梯型的结构在增强屏蔽栅屏蔽元胞内电荷的同时可以使屏蔽栅下部的电势线分布更加平缓均匀，进而优化了器件内部的电场分布，避免了在局部位置的电荷积聚，进一步提高了器件的耐压能力，同时本结构在传统低压超结的基础上进一步降低栅漏电荷，且使屏蔽栅和控制栅形成一定程度的交叠，相当于屏蔽了部分栅漏电荷。在栅漏相对距离不变的情况下减小了栅漏之间的重叠面积，栅漏电容将进一步减小从而降低了器件的开关损耗。而大部分被屏蔽的栅漏电荷被转化成了栅源电荷，使Cgd/Ciss比值降低，改善了器件的dV/dt处理能力。

优选的，所述屏蔽栅多晶硅下部的阶梯自上而下依次包括第一层阶梯…第n_中层阶梯…第n层阶梯，所述第一层阶梯至第n_中层阶梯形成一体阶梯，所述一体阶梯的下缘和侧缘设置有High K介质层，通过调整High K介质层材料的厚度，可以调整电场线在器件内部的分布，尽量使电场峰值出现在不同介质材料的交界处，即沟槽中部。既避免了雪崩击穿发生在沟槽底部降低耐压，又避免雪崩击穿发生在槽顶造成器件UIS能力下降。这样可以使屏蔽栅VDMOS器件在耐压和UIS能力有个很好的折中。