[发明专利]半导体器件

说明书

一种半导体器件可以包括：第一电极；第二电极；以及多层叠层，其介于第一电极与第二电极之间并且包括晶种层和高k电介质层，其中，晶种层和高k电介质层各自可以具有岩盐晶体结构，以及其中高k电介质层可以呈现出五十(50)或更高的介电常数(k)。

相关申请的交叉引用

本申请要求于2020年6月26日提交的申请号为10-2020-0078253的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的示例性实施例涉及一种半导体器件，并且更具体地，涉及一种包括包含电介质层的多层叠层的半导体器件。

背景技术

近来，半导体存储器件已经高度集成，因此半导体存储单位单元面积减小并且工作电压降低。因此，需要具有高电容和低泄漏电流的高k材料。然而，因为介电常数(k)和介电材料的能带隙趋向于彼此成反比，所以实际上将高k材料应用于器件存在限制。

发明内容

本公开的实施例针对包括多层叠层的半导体器件，该多层叠层包含具有高介电常数的高k电介质层。

根据本公开的一个实施例，一种半导体器件可以包括：第一电极；第二电极；以及多层叠层，其介于第一电极与第二电极之间并且包括晶种层和高k电介质层，其中，晶种层和高k电介质层各自可以具有岩盐晶体结构，以及其中，高k电介质层可以呈现出五十(50)或更高的介电常数(k)。

根据本公开的另一实施例，一种半导体器件可以包括：第一电极；第二电极；以及多层叠层，其介于第一电极与第二电极之间并且包括晶种层和高k电介质层结构，其中，高k电介质层结构可以包括至少两个高k电介质层和至少一个应变施加层(strain applyinglayer)，以及其中，应变施加层可以介于相邻的高k电介质层之间。

附图说明

图1示出了根据本公开的实施例的半导体器件。

图2至图22示出了根据本公开的其他实施例的半导体器件。

图23A至图23C是示出存储单元的视图。

图24是示出根据本公开的另一实施例的半导体器件的截面图。

具体实施方式

下面将参考附图更详细地描述本公开的示例性实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将向本领域技术人员充分传达本公开的范围。在本公开中，贯穿本公开各个附图和实施例，相同的附图标记指代相同的部件。

附图不一定按比例绘制，并且在某些情况下，可能已经放大了比例以便清楚地示出实施例的特征。当第一层被称为在第二层“上”或在衬底“上”时，不仅指第一层直接形成在第二层或衬底上的情况，而且还指在第一层与第二层或衬底之间存在第三层的情况。

在需要具有高介电常数和高能带隙特性的材料以按比例缩小器件并改善特性的背景下，已经报道了具有岩盐晶体结构的氧化铍(BeO)可以具有高介电常数和高能带隙。然而，BeO具有在环境条件下(即，在室温和大气压下)为不稳定相的岩盐晶体结构，因此具有岩盐晶体结构的BeO仅在100吉帕斯卡(GPa)或更高的高压条件下才能显示高介电常数。因此，在将具有岩盐晶体结构的BeO应用于器件方面存在实际问题。

近来，已有报道了可以通过将氧化镁(MgO)掺杂到BeO中形成稳定的铍-镁氧化物(Be_xMg_1-xO)结构。MgO在环境条件下具有稳定的岩盐晶体结构，并且与BeO具有结构兼容性。然而，由于掺杂的MgO的k值低至约9.8，因此Be_xMg_1-xO结构的介电常数为约15至约20。因此，不可能实现高k，即，50或更高的高介电常数。