[发明专利]一种低温漂的高阶温度补偿MOS带隙基准电路

权利要求书

1.一种低温漂的高阶温度补偿MOS带隙基准电路，其特征在于：包括一阶MOS带隙基准电路、高温区域补偿电路、低温区域补偿电路及启动电路，所述一阶MOS带隙基准电路的信号输出端分别电连接高温区域补偿电路的信号输入端、低温区域补偿电路的信号输入端及启动电路的信号输入端，所述启动电路的信号输出端电连接一阶MOS带隙基准电路的启动信号输入端，所述一阶MOS带隙基准电路产生低温度系数的带隙参考电压，所述高温区域补偿电路与低温区域补偿电路对所述一阶MOS带隙基准电路所产生的带隙参考电压进行温度补偿，所述启动电路为一阶MOS带隙基准电路提供启动信号；

所述一阶MOS带隙基准电路采用工作在亚阈值区的NMOS管的栅极-源极电压产生具有负温度系数的电压V_CTAT，两个工作在亚阈值区的NMOS管的栅极-源极电压之差产生具有正温度系数的电压V_PTAT，电压V_CTAT和电压V_PTAT加权获得一阶带隙基准电压；

所述一阶MOS带隙基准电路包括PMOS管M1、PMOS管M2、PMOS管M5、PMOS管M8、PMOS管M9、PMOS管M10、NMOS管M3、NMOS管M4、NMOS管M6、NMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、误差放大器A1，PMOS管M1的源极分别与PMOS管M2的源极、PMOS管M5的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极及外部电源VDD相连，PMOS管M1的漏极分别与误差放大器A1的正向输入端及电阻R1的一端相连，电阻R1的另一端分别与NMOS管M4的栅极、NMOS管M3的漏极相连，PMOS管M1的栅极分别与误差放大器A1的输出端、PMOS管M2的栅极、PMOS管M5的栅极、PMOS管M10的栅极、高温区域补偿电路、低温区域补偿电路及启动电路相连接，PMOS管M2的漏极分别与误差放大器A1的反向输入端及NMOS管M4的漏极相连，PMOS管M5的漏极分别与NMOS管M6的漏极及NMOS管M7的栅极相连，PMOS管M8的栅极分别与PMOS管M8的漏极、PMOS管M9的栅极、NMOS管M7的漏极相连接，NMOS管M7的源极分别与NMOS管M6的栅极及电阻R2的一端相连，电阻R2的另一端与外部地线GND相连，PMOS管M9的漏极分别与PMOS管M10的漏极及电阻R4的一端相连，且PMOS管M9的漏极和PMOS管M10的漏极相连接的节点还作为带隙基准输出端VREF，电阻R4的另一端通过电阻R3接入外部地线GND；PMOS管M8的栅极与PMOS管M9的栅极共接的节点接入高温区域补偿电路和低温区域补偿电路，误差放大器A1的输出端及电阻R3和电阻R4共接的节点接入高温区域补偿电路、低温区域补偿电路及启动电路；NMOS管M3的源极、NMOS管M4的源极及NMOS管M6的源极皆接入外部地线GND，NMOS管M3的栅极连接误差放大器A1的正向输入端。

2.根据权利要求1所述的一种低温漂的高阶温度补偿MOS带隙基准电路，其特征在于：所述NMOS管M3、NMOS管M4及NMOS管M6都工作在亚阈值区，PMOS管M10的漏极电流在电阻R3和电阻R4上产生电压V_PTAT,且PMOS管M9的漏极电流在电阻R3与电阻R4上产生电压V_CTAT,且式(1)和式(2)中，q是电子电荷，k是玻尔兹曼常数，T是绝对温度，M为NMOS管M4的沟道宽长比与NMOS管M3的沟道宽长比的比值，β₂为PMOS管M10的沟道宽长比与PMOS管M1的沟道宽长比的比值，β₃为PMOS管M9的沟道宽长比与PMOS管M8的沟道宽长比的比值，V_GS6为NMOS管M6的栅极-源极电压，且V_GS6具有负温度特性，电压V_CTAT具有负温度特性，R₁、R₂、R₃、R₄分别为电阻R1、电阻R2、电阻R3、电阻R4的阻值。