[发明专利]阵列基板、显示面板及显示装置

权利要求书

1.一种阵列基板，其特征在于，包括呈阵列分布的多个像素电路以及与各所述像素电路电连接的第一信号线，所述第一信号线包括分支部；

各所述像素电路包括存储电容、驱动晶体管和与所述驱动晶体管的栅极部电性连接的第一连接部；所述存储电容的一个极板与所述驱动晶体管的栅极部至少部分重叠，所述分支部与所述第一连接部至少部分交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述分支部包括连接分支部和第一分支部；所述连接分支部通过第一过孔与所述第一信号线电连接；所述第一分支部与所述第一连接部至少部分交叠。

3.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括栅极初始化晶体管，所述栅极初始化晶体管通过所述第一连接部与所述驱动晶体管的栅极部电连接；

所述第一连接部包括第一半导体连接部和第一金属连接部，所述第一半导体连接部和所述第一金属连接部通过第二过孔连接，且所述第二过孔位于所述第一分支部远离所述驱动晶体管的一侧。

4.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括栅极初始化晶体管和数据写入晶体管，所述栅极初始化晶体管通过所述第一连接部与所述驱动晶体管的栅极部电连接，所述第一连接部包括第一半导体连接部和第一金属连接部，所述第一半导体连接部和所述第一金属连接部通过第二过孔连接，所述数据写入晶体管通过第三过孔与数据信号线连接；

所述分支部还包括第二分支部，所述第二分支部在所述阵列基板所在平面上的正投影位于所述第二过孔与所述第三过孔在所述阵列基板所在平面上的正投影之间。

5.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括栅极初始化晶体管和数据写入晶体管，所述栅极初始化晶体管通过所述第一连接部与所述驱动晶体管的栅极部电连接，所述第一连接部包括第一半导体连接部和第一金属连接部，所述第一半导体连接部和所述第一金属连接部通过第二过孔连接，所述数据写入晶体管通过第三过孔与数据信号线连接；

所述连接分支部在所述阵列基板所在平面上的正投影位于所述第二过孔与所述第三过孔在所述阵列基板所在平面上的正投影之间，且所述第一过孔位于所述第二过孔远离所述驱动晶体管的一侧。

6.根据权利要求2所述的阵列基板，其特征在于，所述分支部还包括第一遮挡部，所述像素电路包括补偿晶体管，所述第一遮挡部与所述补偿晶体管的沟道至少部分交叠。

7.根据权利要求2所述的阵列基板，其特征在于，所述分支部还包括第二遮挡部，所述像素电路包括栅极初始化晶体管，所述第二遮挡部与所述栅极初始化晶体管的沟道至少部分交叠。

8.根据权利要求2所述的阵列基板，其特征在于，所述分支部还包括连接部，所述连接部连接同一行所述像素电路所对应的相邻的所述分支部。

9.根据权利要求8所述的阵列基板，其特征在于，所述像素电路包括数据写入晶体管，所述数据写入晶体管通过第三过孔与数据信号线连接，所述第三过孔位于所述连接部远离所述驱动晶体管的一侧。

10.根据权利要求1所述的阵列基板，其特征在于，所述第一信号线为电源信号线，所述第一信号线用于向所述驱动晶体管提供电源电压。

11.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括栅极初始化晶体管，所述栅极初始化晶体管通过所述第一连接部与所述驱动晶体管的栅极部电连接；

所述第一连接部包括第一半导体连接部和第一金属连接部，所述第一半导体连接部和所述第一金属连接部通过第二过孔连接；

所述第一分支部包括第一子分支部和第二子分支部，所述第一子分支部靠近所述第一过孔，且所述第一子分支部与所述第一半导体连接部交叠；所述第二子分支部靠近所述驱动晶体管的栅极部，且所述第二子分支部与所述第一金属连接部交叠。