[发明专利]基于参数化单元的掩模信息处理方法

说明书

本公开涉及集成电路技术领域，提供了一种基于参数化单元的掩模信息处理方法，其首先通过获取数据库中半导体器件的参数化单元的图形数据，该参数化单元的图形数据包括前述半导体器件在不同结构层的工艺图形信息；其次根据该参数化单元的图形数据构建处理图形掩模信息的模板，前述模板用于查找需要处理掩模信息的工艺图形；而后确定需要处理掩模信息的工艺图形，并根据前述模板的模板参数给该图形设定相应的掩模信息，其中，前述模板参数包括结构层信息、图形坐标信息以及前述掩膜信息。由此可有效减少数据规模，降低了存储空间的占用面积，同时减少了重复开发参数化单元的次数，提升了第三方编辑工具多层掩模的设计效率。

技术领域

本公开涉及集成电路技术领域，具体涉及一种基于参数化单元的掩模信息处理方法、服务器和存储介质。

背景技术

目前人们在进行版图设计时主要应用的是Cadence公司的参数化单元(ParameterCELL，PCell)版图，该参数化版图的设计原理是通过尺寸、类型等相关参数控制版图的生成布局，这一设计过程是通过SKILL编程语言实现的。但是Pcell存在着设计时间长，可移植性差等问题。

而Synopsys公司开发出了利用Python编程来产生参数化版图的PyCell Studio开发工具。Python源代码通过PyCell Studio编译成为开放获取(Open Access)格式的数据库，供集成电路版图设计软件使用，如Candence Virtuoso等。同时利用相关的内建函数或者编写自定义函数，就可以批量的自动复制电路结构中基本单元的版图，降低版图设计工作的重复性，从而实现版图的自动化设计。

工艺设计支持包(Process Design Kit，PDK)是芯片生产公司、电子设计自动化(Electronic Design Automatic，EDA)公司和芯片设计公司的沟通桥梁。当芯片设计公司需要采用一个芯片生产工厂新的半导体工艺时，首先就是需要一套PDK，PDK是多数情况下是芯片生产工厂在EDA公司的协助下完成。工艺设计工具包iPDK是为模拟/混合信号IC电路设计而提供的完整工艺文件集合，是连接IC设计和IC工艺制造的数据平台。iPDK是基于成熟和稳定的工艺开发的一套包括工艺支持的器件结构信息、工艺制造信息、物理规则验证信息，以及与设计工具输入数据组成。是面向特定工艺的设计包，包含很多基本的器件，如：互补型金属氧化物半导体(CMOS)，双极晶体管(Bipolar Junction Transistor)，双极互补金属氧化物半导体晶体管(BiCMOS)，砷化镓器件(GaAs)等。

现阶段的芯片设计是设计人员利用电子设计自动化(Electronic DesignAutomatic，EDA)工具，自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真等工作。利用EDA自动化技术，极大地提高了电路设计的效率，减轻了设计者的劳动强度。在集成电路版图(Integrated Circuit Layout)设计过程中，对设计好的版图通过掩模进行光刻来制造出具体图形，目前传统的193nm波长光源难以直接用于22nm以下图形的光刻，单次曝光光刻达到了物理极限，并且由于光源功率、抗蚀剂和无缺陷掩膜板、极紫外光刻等因素影响，同一金属层的图形可能无法一次光刻成型，需要多重掩模来光刻。

要知道集成电路版图(IC Layout)设计是集成电路设计其中重要的一环，也是直接决定着整个芯片设计的成败。在版图设计过程中，会涉及大量的已经设计好的单元，同一个单元可能会调用成百上千次，由于参数化单元(Pycell，由不同的编程语言编写完成的参数化版图，版图经过DRC和LVS验证后，可完成原理图驱动版图生成的流程)是事先设定了掩膜(mask)信息，这种mask信息在iPDK中只能通过Pycell提供的脚本命令进行读取，而不提供内存直接读取机制。使用其他EDA编辑工具使用该Pycell时，如果通过脚本来读取mask信息会极大地降低了编辑工具的效率；此外对同一个可变参数化器件进行多次实例(instance)调用时，如果在实例上对这些图形重新添加掩模多层信息，会导致存储数据过多，进而导致数据规模急剧膨胀，进而大幅度影响工具编辑性能。

发明内容