[发明专利]测试方法以及测试系统有效
申请号: | 202110236549.0 | 申请日: | 2021-03-03 |
公开(公告)号: | CN112767993B | 公开(公告)日: | 2023-07-14 |
发明(设计)人: | 郝镇齐;吴华强;高滨;唐建石;丁三川;钱鹤 | 申请(专利权)人: | 北京忆元科技有限公司 |
主分类号: | G11C29/56 | 分类号: | G11C29/56;G06N3/0464;G06N3/08 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 彭久云 |
地址: | 100083 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 方法 以及 系统 | ||
本公开提供一种测试方法以及测试系统,该方法包括:根据待测对象,提供指令,其中,待测对象包括以下任一种:存算一体芯片包括的存储器阵列、存算一体芯片包括的具有用于存算一体操作的部分功能的存算一体计算单元、包括互联的多个存算一体芯片的存算一体芯片集;获取指令并对指令进行解析得到主控信号;基于主控信号,控制待测对象中的存储器阵列存储矩阵数据以及获取测试用的数字信号输入数据,并控制实现基于模拟信号的运算过程,得到测试用的运算结果;将运算结果与目标结果进行比较得到测试结果。该测试方法可对存算一体芯片各部分是否能正常工作及其性能进行充分地评估,实现对于存算一体芯片的快速研发与测试需求。
技术领域
本公开的实施例涉及一种测试方法以及测试系统。
背景技术
在摩尔定律难以为继的背景下,为了进一步提升计算机的运算能力,“存算一体”新型计算架构成为了主要发展方向之一。与传统的存储器与运算器相分离(例如CPU和内存需要通过主板上的总线相连)的架构不同,“存算一体”架构中的运算过程在存储器中完成,大幅减少数据迁移造成的能耗与时延,进而提高整体计算效率。
由于“存算一体”芯片在架构上的大幅改变,芯片中涉及的存储器件操作、阵列操作、算法实现、通讯等层面的操作方法都有自己的独特之处,以至于传统的存储器或处理器的测试手段不能满足存算一体芯片的测试需求。
发明内容
本公开的实施例提供了一种测试方法以及测试系统,可对存算一体芯片各部分是否能正常工作及其性能进行充分地评估,实现对于存算一体芯片的快速研发与测试需求。
本公开至少一实施例提供了一种测试方法,包括:
根据待测对象,提供指令,其中,所述待测对象包括以下的任意一种:存算一体芯片包括的存储器阵列、存算一体芯片包括的具有用于存算一体操作的部分功能的存算一体计算单元、包括互联的多个存算一体芯片的存算一体芯片集;
获取所述指令并对所述指令进行解析,得到主控信号;
基于所述主控信号,控制所述待测对象中的存储器阵列存储矩阵数据,以及获取测试用的数字信号输入数据,并控制实现基于模拟信号的运算过程,得到测试用的运算结果;
将所述运算结果与目标结果进行比较,得到测试结果。
例如,在本公开至少一实施例提供的一种测试方法中,所述基于模拟信号的运算包括:基于模拟信号进行矩阵向量乘法运算,所述数字信号输入数据为向量。
例如,在本公开至少一实施例提供的一种测试方法中,所述基于模拟信号的运算过程,包括:
电信号配置,包括:基于所述数字信号输入数据配置待输入的输入电信号;
信号选通,包括:根据存储的所述矩阵数据选择所述待测对象中的存储器阵列的多个通道,向所述存储器阵列的多个通道分别提供对应的输入电信号,其中,每个所述通道以行或列的方式布置;
信号测量,包括:对所述存储器阵列输出的输出电信号进行测量,将所述输出电信号转换为对应的数字信号。
例如,在本公开至少一实施例提供的一种测试方法中,响应于所述待测对象为所述存算一体芯片包括的存储器阵列或具有用于存算一体操作的部分功能的存算一体计算单元,控制实现基于模拟信号的运算过程包括:
通过自适应地选择执行与所述测试对象互补的替代过程,以实现所述基于模拟信号的运算过程。
例如,在本公开至少一实施例提供的一种测试方法中,通过自适应地选择执行与所述测试对象互补的替代过程,以实现所述基于模拟信号的运算过程,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京忆元科技有限公司,未经北京忆元科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110236549.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种矿难废墟探测辅助救援设备
- 下一篇:一种无配重式吊篮悬吊系统及安装方法