[发明专利]一种Z2

说明书

本发明涉及一种Z²‑FET器件及其制备方法、一种半导体器件，Z²‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z²‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。

技术领域

本发明涉及半导体领域，尤其涉及一种Z²-FET器件及其制备方法、一种半导体器件。

背景技术

随着晶体管特征尺寸的不断微缩，带来芯片集成度的不断提升，也导致器件的短沟道效应更加明显，研究具有陡峭开关特性的晶体管有利于克服标准MOSFET的开关限制并实现低亚阈值摆幅(SS)。目前，具有两个前栅极的场效应二极管(FED)则表现出明显的开关和滞后现象，这可以用于静电放电(ESD)保护。而由电子与空穴源极-漏极电流之间的相互作用，以及栅介质层中俘获表面电荷引起的注入势垒构成的反馈场效应晶体管(FB-FET)具有较小的亚阈值斜率(SS)和较高的开启电流(I_ON)。这些晶体管设计趋向于提升器件的开关特性。同时，这也为Z²-FET的设计提供了思路，经过长期研究和开发，Z²-FET在ESD和存储器领域具有应用前景。

Z²-FET(Zero subthreshold swing and Zero impact ionization FET)器件类似于FED 和FB-FET的正反馈，但不需要俘获表面电荷并且只需要一个前栅极，从而简化了器件结构及其制造工艺。Z²-FET布局类似于非对称隧道FET(TFET)，其中一个注入势垒直接由前栅极 (V_G)控制，而另一个势垒则由背栅极(V_BG)控制。器件在低工作电压下表现出陡峭的开关特性，并且在漏极电流–电压(I_D–V_D)中具有较大的可控滞后现象。电子和空穴的注入势垒 (Vn和Vp)由栅极控制。Z²-FET不涉及碰撞电离和沟道掺杂。

如图1所示，对比文件1(Wan J,Royer C L,Zaslavsky A,et al.A systematicstudy of the sharp-switching Z(2)-FET device:From mechanism to modeling andcompact memory applications[J].Solid State Electronics,2013,90(dec.):2-11.)中的Z²-FET 器件制备在FD-SOI衬底上，器件具有硅(Si)有源层和埋氧化物(BOX)层。在L_G表示的区域中，沟道未被掺杂并且被栅极部分覆盖，在栅极和源极之间有一个剩余的非栅控区域L_IN。 Z²-FET源极(S)和漏极(D)具有相反的掺杂类型，器件的p-i-n结是正向偏置的。其中，电子和空穴势垒由前栅和后栅形成，不需要沟道掺杂或表面电荷。

同时，GAA stacked nanosheet FET的研究进展受到了学术界和产业界的广泛关注。不断更新的制备流程和关键工艺，以及优化后的器件结构是新型CMOS器件的热门研究方向。新型的Fishbone FET通过在堆叠纳米片器件增加支撑结构可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；可不采用复杂的内侧墙工艺，减小器件制备复杂度和电学特性波动性；同时，通过和衬底的连接可以增加导电沟道散热，改善自热效应；可以通过调节支撑结构的宽度和高度调节器件阈值，工艺上也降低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。